【5A文】数据域测试概述.ppt

《【5A文】数据域测试概述.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第6章数据域测试概述（不考）一、数据域测试二、可测性设计三、逻辑分析仪数据：二进制信息数据域测试的对象是数字系统，主要指逻辑测试。数据域测试的内涵：是对数字电路或系统进行故障检测、故障定位和故障诊断。或是检验某数字系统是否具有或保持设计赋予的期望功能。后者常称为功能性测试。分组合电路测试和时序电路测试。一、数据域测试数据域测试系统的组成一、数据域测试1概述2内建自测试技术3边界扫描技术二、可测性设计1、概述可测性设计出现的背景（1）传统的设计人员主要考虑系统的逻辑功能；（2）随着VLSI芯片的集成度

2、越来越高，测试越来越困难，使芯片测试要付出比芯片设计和生产更高的代价。（3）解决方法：进行系统设计时就要考虑测试的需求，以提高系统的可测试性，这就是可测性设计。二、可测性设计1、概述可测性设计要研究的问题（1）什么样的结构容易作故障诊断；（2）什么样的系统，测试时所用的测试矢量既数量少，产生起来又比较方便；（3）测试点和激励点设置在什么地方，设置多少，才能使测试比较方便而开销又比较少等。二、可测性设计内建自测试（BIST）思想：将测试作为系统的一个功能，做在系统中，使数字系统具有自己测试自己的能力。

3、BIST采用将测试激励和对测试响应的分析集成在被测系统或芯片中的方法，是测试数字系统的有效方法之一。二、可测性设计3.边界扫描技术二、可测性设计思想：在靠近器件的每一输入/输出（I/O）引脚处增加一个移位寄存器单元。在测试期间，这些寄存器单元用于控制输入引脚的状态（高或低），并读出输出引脚的状态。在功能性操作期间，这些附加的移位寄存器单元是“透明的”，不影响电路的正常工作。边界扫描技术不仅可以测试IC之间或PCB之间的连接是否正确，还可测试芯片或PCB的逻辑功能，已成为数字系统可测性设计的主流。◆移

4、位寄存器组成边界扫描通路二、可测性设计三、逻辑分析仪三、逻辑分析仪用于测试多个信号之间的逻辑关系及时间关系，有效地解决复杂数字系统的检测和故障诊断。主要组成：数据捕获、数据显示两个部分主要指标：通道数、存储深度、触发方式、毛刺捕捉能力。三、逻辑分析仪