fpga程序设计环境搭建及应用

《fpga程序设计环境搭建及应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、FPGA程序设计及应用常用FPGA开发环境介绍Max+PlusII:Altera公司针对芯片的开发环境QuartusII:Altera公司针对SOPC开发环境ISEFoundation:Xilinx(FPGA的发明者)公司开发环境ispLEVER:Lattice(ISP的发明者)公司开发环境独立于FPGA供应商的第三方开发环境供应商：Altium（原ProtelInternationalLimited）www.altium.cnMax+PlusII简介MultipleArrayMatrixandProgrammableLogicUserSystems

2、支持原理图和文本输入，针对可编程芯片设计Altera基本已放弃对其升级，原MAX平台使用者建议转到Quartus平台不支持系统行为级描述及仿真，不支持VHDL的某些语句如WAIT等，不支持较新系列芯片如Cyclone系列等QuartusII简介完整的多平台，可编程片上系统（SOPC）的综合性设计环境技术特性：渐进式编译，时序逼进技术SOPCBuilder和系统生成工具集成结构化ASIC设计集成完整的命令行和TCL脚本接口支持主要的第三方EDA工具Nios嵌入式处理器能够立即使用IP内核扩展库DSPBuilder软件集成验证方法完整而且多样Quartu

3、sII软件安装操作系统：Windows(不支持Windows98)Linux(RedHatLinux7.2以上)计算机配置：主频400M以上，安装空间1.2G以上安装许可:采用破解版,但需提供本机MAC地址安装过程:先安主体软件,再安加密狗(按安装指南操作)完整设计流程本项目设计过程工程建立顶层宏文件建立自制元件,库元件选用,端口及引脚VHDL文件录入功能时序仿真原理图完成并编译仿真TCL脚本及引脚定位编程及配置,完成设计建立工程运行QuartusII软件，建立工程，FileNewProjectWizadDirectory,Name,Top-Lev

4、elEntity栏如下填写两栏相同AddFilesfortheNewProject新项目无文件直接按NextSelectDevice本项目采用Cyclone系列本项目采用EP1C3T144封装为TQFP，引脚数144速度等级为8SelecttheSpecifyEDATools无第三方EDA工具按Next进入项目编辑环境菜单栏项目浏览标签工具栏工作区新设计文档建立建立新设计文件文件类型选取建立顶层原理图文件SaveAStest.bdf之后如下新建顶层原理图文件库元件选用双击项层图空白处弹出VHDL语言文件建立输入VHDL文本一个锁存器存盘并加入项目改成

5、自己的元件entity名字，注意下面应点上编译VHDL语言文件置为顶层实体综合分析建立元件符号点击鼠标右键选取此项加入自己设计元件顶层原理图完成输入引脚输出引脚自制元件库中元件编译工程，准备门级仿真设置项层实体，选取编译工具，按Start按钮，按缺省设置进行全编译建立波形文件FileNewOtherFiles选取失量波形为波形文件添加管脚双击Name区NodeFinderList>>Ok建立输入波形信号选中编辑对象，利用左边工具进行输入波形矢量的建立，直到完成工具栏占空比时钟周期注意结束时间设置，完成后保存进行仿真ToolsSimula

6、torTool注意这里的变化选取输入波形文件仿真结果SimulatorTool面板StartReport管脚定位AssignmentsPins双击，在下拉菜单中选取管脚双击，在下拉菜单中选取芯片定位TCL脚本文件建立FilesNewTclScriptFile管脚锁定Tcl脚本输入命令码芯片管脚设计中的管脚名称TCL脚本文件运行ToolsTclScripts，弹出下面对话框，选中要运行和Tcl文件，点Run最后设计完成利用缺省时序设置进行全编译，为下载配置作准备编程配置ToolsProgrammer弹出对话框如下选择要下载的文件选择编程模

7、式开始下载编程进度显示ByteblasterParallelportDownloadCable25-PinMaleHeaderPC10-PinFemalePlugTheTargetCircuitBoardPCParallelPortByteblasterMVDevice:Flex,Max,Acex系列DownloadModel:PassiveSerialModel(PS)andJTAGModel使用：在PS模式下在线配置设备，在JTAG模式下可以对MAX9000，MAX7000S，MAX7000A进行编程ByteblasterII