tdm通道承载以太网业务的速率适配器设计与实现

tdm通道承载以太网业务的速率适配器设计与实现

ID:33385908

大小:14.99 MB

页数:62页

时间:2019-02-25

tdm通道承载以太网业务的速率适配器设计与实现_第1页
tdm通道承载以太网业务的速率适配器设计与实现_第2页
tdm通道承载以太网业务的速率适配器设计与实现_第3页
tdm通道承载以太网业务的速率适配器设计与实现_第4页
tdm通道承载以太网业务的速率适配器设计与实现_第5页
资源描述:

《tdm通道承载以太网业务的速率适配器设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、国内图书分类号:TN929.5国际图书分类号:西南交通大学研究生学位论文密级:公开年姓级:2幽专二零一三年六月一令一二平/、月ClassifiedIndex:M12(『jU.D.C:SouthwestJiaotongUniversityMasterDegreeThesisRATEADAPTERDESIGNANDIMPLEMENTATIONOFTDMCHANNELCARRYⅢGETHERNETBUSINESSGrade:2010Candidate:SuLuoAcademicDegreeAppliedfor:Maste

2、rSpecialty:CommunicationandInformationSystemSupervisor:BinLuoJune,2013舢3舢9哪0圳9啪哪叶I舢3⋯2哪Y西南交通大学学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定,同意学校保留并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。本人授权西南交通大学可以将本论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复印手段保存和汇编本学位论文。本学位论文属于1.保密口,在年解密后适用本授

3、权书;2.不保密√使用本授权书。(请在以上方框内打“√”)学位论文作者签名:雩倦日期:20t3..7.弓指导老师签名:日期:-/,霉,卜氏一/.妊

4、西南交通大学硕士学位论文主要工作(贡献)声明本人在学位论文中所做的主要工作或贡献如下:l、设计了一个基于FPGA结合外部PHY芯片和外部大容量SRAM来实现突发的100Mbps以太网数据通过稳定的2.048Mbps数据通道进行透明传输的方案。2、进行系统的原理图和PCB设计,完成方案的硬件设计。3、参与FPGA的功能模块设计,主要包括以太网发送数据方向对来自PHY芯片M

5、II接口的4位以太网数据进行4/8变换、HDLC成帧、SRAM缓存、并串转换最终以一路串行数据发送出去,以太网接收数据端再对接收到的串行数据进行同步时钟提取、串并转换、HDLC解帧、8/4变换等处理,最终再通过MII接口发送往PHY芯片,完成数据的一次完整的收发。最终将程序下载进入FPGA并参与硬件的整个调试工作。本人郑重声明:所呈交的学位论文,是在导师指导下独立进行研究工作所得的成果。除文中已经注明引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体,均已在文中

6、作了明确说明。本人完全了解违反上述声明所引起的一切法律责任将由本人承担。学位论文作者签名:日期.2们-p西南交通大学硕士研究生学位论文第l页摘要在当前电信系统、铁路通信系统的传输网络中存在大量E1等时分复用系统的标准速率接口,利用现有这些丰富的低速率E1通道资源采取时分复用的方式承载以太网业务具有很强的应用价值和现实意义。而利用低速的数据通道传输高速以太网数据,首先需要解决的问题就是速率的适配问题,本文提出了一个基于Cyclone系列FPGA配以PHY芯片和大容量的外部SRAM的速率适配器设计方案。PHY芯片管理以

7、太网数据在物理层的收发,外部SRAM作为高速数据和低速通道之间的缓冲区,而FPGA则作为整个系统数据的管理控制核心。本文中首先给出了适配器的主要组成部分的原理图设计,并着重介绍了FPGA的内部各功能模块设计。通过合理的配置物理层芯片,使得来自双绞线上的标准编码经过标准的MII接口向MAC层传输,反之也将MII口接收到的数据经过编码等处理后发往双绞线。设计的难点在于必须保证数据在25Mbps速率的MII接El和2.048Mbps速率的E1接口之间无差错的传输,而高速率数据经由低速率通道传输时必然存在数据缓存的问题,方

8、案中通过使用由FPGA控制的大容量的外部SRAM来缓存数据,除此之外FPGA还通过MII接口和PHY之间收发数据,对从MII口接收到的以太网数据进行4/8变换、HDLC成帧、并串转换最终以2.048Mbps的串行数据发往接收端;对接收到的2M串行数据进行同步时钟提取、串并转换、HDLC解帧、8/4变换并通过MII口发往PHY。在完成全部的软硬件设计后,对适配器进行了调试和验证。通过在两个适配器之间建立2.048Mbps速率的数据通道,两台电脑通过适配器成功进行了数据的传输,速率适配器之间通过2.048Mbps的低速

9、通道透明传输了高速的100Mbps以太网数据。关键词:以太网;E1;FPGA;速率适配;缓存控制西南交通大学硕士研究生学位论文第1I页AbstractInthecurrenttelecommunicationsystemandrailwaycommunicationsystem,thereexistnumerousstandardinterfacesofTD

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。