资源描述：
《基于fpga中频多信道通信实验平台设计及实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、ADissertationSubmittedtoShanghaiJiaoTongUniversityfortheDegreeofMasterDESIGNANDIMPLEMENTATIONOFFPGABASEDIFMULTI-CHANNELCOMMUNICATIONPLATFORMAuthor：FanZiyeSpecialty:MicroelectronicsandSolidElectronicsAdvisor:Prof.ChenJiapinResearchInstituteofMicro/Nano
2、ScienceandTechnologyShanghaiJiaoTongUniversityShanghai,P.R.ChinaAugust18,2010上海交通大学硕士学位论文基于FPGA的中频多信道通信实验平台设计及实现摘要本文通过对中频多信道通信系统结构和信号处理流程的研究和仿真，借助SoC方法构建基于FPGA的中频多信道通信实验平台，实现系统软硬件的模块化、可编程化及可移植化。首先，本文介绍了中频多信道通信系统的组成、信号结构以及基本理论，使用MATLAB实现ASK中频信号发生器和接收机的
3、算法研究并进行可行性验证。继而通过ModelSim完成仿真平台的搭建，进行电路行为级仿真，并确定系统软硬件架构。随后将硬件模块逐步细化至寄存器传输级，根据算法级和行为级仿真结果设计和实现各个固件模块及其接口，主要包括时钟发生器、测试数据发生器、升余弦滤波器、载波发生器、高斯白噪声发生器、SPI接口、数字锁相环、定时恢复以及FIFO等模块。在MicroBlaze上采取合理的软件调度方案，对系统平台进行实时控制和数据收发，最终使用XilinxXPS编写约束文件，并进行综合、布局布线，结合MicroBl
4、aze在FPGA上实现多径环境下中频多信道通信实验平台，完成信号发送、混频和数字基带处理，提供一个研究中频接收机的试验平台，可检验和评估解调算法的具体性能，同时，该通信平台的多信道特性增加了系统的冗余性，提高了系统的可靠性，局部故障不会影响系统的运行工作，并可以通过对不同信道配置不同的算法参数验证和比较算法性能优劣。第I页文章将重点放在了ASK中频信号发生器和接收机的FPGA设计及实现，给出了详细的设计方案和功能测试结果。关键词：多信道，中频，ASK，FPGA，SoC第II页DesignandIm
5、plementationofFPGABasedIFMulti-ChannelCommunicationPlatformABSTRACTWithresearchandsimulationofsystemstructureandsignalprocessing,aFPGAbasedmulti-channelcommunicationplatformisimplementedwithSoCmethod,modular,programmableandportableforbothsoftwareandha
6、rdwaremodules.Systemorganization,signalstructureandbasictheoryareintroducedfirstly.TheresearchonalgorithmofASKIFtransceiverisimplementedwithMATLABforfeasibilityevaluation.TheVerilogHDLbasedplatformisbuiltupwithModelSimforbehavioralsimulationandsystema
7、rchitectureofsoftwareandhardware.Withresultsofalgorithmicandbehavioralsimulation,VerilogHDLbasedhardwaremodulesaregraduallyrefinedtoregistertransferlevel(RTL)todesignandimplementsynthesizedfirmwaremodulesandinterfacesincludingclockgenerator,testdatage
8、nerator,raisedcosinefilter,carriergenerator,AWGNgenerator,SPIinterface,digitalPLL,timingrecovery,FIFOandetc..SoftwareonMicroBlazeisimplementedforrealtimecontrolanddatacommunication.Firmwareissynthesized,placedandroutedwithconstraintfilesbyXili
