cmos单片收发机多模小数频率综合器设计

cmos单片收发机多模小数频率综合器设计

ID:33374919

大小:9.28 MB

页数:77页

时间:2019-02-25

cmos单片收发机多模小数频率综合器设计_第1页
cmos单片收发机多模小数频率综合器设计_第2页
cmos单片收发机多模小数频率综合器设计_第3页
cmos单片收发机多模小数频率综合器设计_第4页
cmos单片收发机多模小数频率综合器设计_第5页
资源描述:

《cmos单片收发机多模小数频率综合器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、201l届华东师范大学硕士学位论文摘要随着无线通讯技术的不断发展以及多种无线通讯协议的推出,可满足多种通讯协议的单芯片全集成无线收发器芯片成为集成电路设计者研究的热点之一。这就要求无线收发机中的关键模块频率综合器提供高度稳定的、复用性强的、低相位噪声的本振信号以满足多种通讯协议需要。为此,半导体通信芯片厂商和研究所、高校等科研单位研发出了各种多模多频的频率综合器芯片或口核。本论文就同时支持UHFRFID、WCDMA、TD.WCDMA、IEEE802.1la/b/g协议的单芯片宽带多模多频小数分频频率综合器展开了研究,取得了以下的成果:l、首先回顾了锁相环频率综合器的结

2、构,阐述了delta-sigma调制器技术实现小数分频频率综合器的基本原理,以及整个环路参数和相位噪声的建模。2、对目前几种常见的宽带频率综合器实现方案进行了分析比较,提出了一种新型的宽带频率综合器的系统方案。在该方案中,仅采用一个3-、-4GHz低噪声LCVCO和一个5"---6Gl-lz低功耗LCVCO实现了频率范围从0.8GHz--一5.55GHz的宽带频率输出信号。3、对于系统中的关键模块压控振荡器,采用对称LC滤波网络、高Q值的差分电感以及套筒式误差反馈放大器组成的片上LDO设计方法,对尾管噪声、LC谐振器噪声、电源噪声分别抑制来提高VCO相位噪声性能。4、

3、针对小数频率综合器中的Delta.sigma调制器,提出了一种三阶四比特误差反馈型增量总和调制器,其电路结构复杂度低,易于实现。该调制器已应用到了设计中,实现了较小的频率分辨率和较好的带外杂散性能。5、采用0.13I.trn1P8MRFCMOS工艺实现了一款频率范围为0.7GI-Iz~5.55GHz的小数分频频率综合器。芯片总面积为2.2mmx2.2mm。测试结果表明:功耗为250mW时,最低输出频率700MHz,1MHz频偏处相位噪声为.128dBc/Hz;最大输出频率5.55GHz时,3MHz频偏处的相位噪声为.124dBc/Hz,可以同时满足UHFI迂ID、WC

4、DMA、TD.SCDMA、IEEE802.11a/b/g协议的频率转换要求。本论文受国家科技重大专项《嵌入式多模、多频收发器关键口硬核设计》资助,项目编号:2009ZX01034.002.002—001—02。关键字:小数分频频率综合器,增量总和调制器,相位噪声,压控振荡器,多模多频摘要AbstractWiththecontinuousdevelopmentofwirelesscommunicationtechnologyandtheintroductionofavarietyofwirelesscommunicationprotocols,fullyintegrat

5、edsingle—chipwirelesstransceiverbecomethemostpopularresearchfocus.Thisrequiresfrequencysynthesizer(thekeymoduletothewirelesstransceive0toprovidehighlystable,highreusability,lowphasenoiselocaloscillatorsignaltomeettheneedsofavarietyofcommunicationprotocols.So,communicationsICmanufacturer

6、sandICdesignersinuniversitiesandotherresearchinstituteshavedevelopedalotofmulti—modemulti—bandfrequencysynthesizerchipsorIPcores.AfrequencysynthesizerisproposedfortheⅦFRFID、WCDMA、TD-SCDMA、IEEE802.11a/b/ginthisthesis.First,structuresofphaselockedlooparereviewed.Thebasicprinciples,looppar

7、ameterandphasenoiseofdelta··sigmafractional·-Nfrequencysynthesizerareanalyzed.Then,severalbroadbandfrequencysynthesizerimplementationmethodsarecompared.Anewfrequencysynthesizerstructureisproposed.A3"--4GHzlowphasenoiseLCVCOanda5,-。6GHzlowpowerLCVCOcombinedwithtwoCMLprescalersma

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。