power+pc处理器ip核的物理设计与验证

《power+pc处理器ip核的物理设计与验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名：日期：年月日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索

2、，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定）签名：导师签名：日期：年月日万方数据摘要摘要随着集成电路产业的发展，芯片物理设计由于特征尺寸的缩小，芯片规模的增大而变得更具挑战。对于SOC芯片设计，通过复用完成物理设计与验证、性能稳定、符合设计要求的IP硬核，成为缩短SOC芯片的设计周期，降低设计风险的主要手段之一。本文基于某SOC接口芯片应用，采用SMIC130nmCMOS工艺完成PowerPC处理器IP核的物理设计与验证，从RTL到GDSII，以硬核版图的形式交付，性能符合设计要求，除用于此芯片外，还可以通过

3、IP复用，用于其他SOC芯片的设计。PowerPC处理器核的主要设计指标：规模约为60万门、工作速度100MHz、核面2积为5mm、平均功耗为200mW、供电电压为1.2V。论文主要完成的工作包括：1）通过对逻辑综合及PowerPC处理器的分析与研究，合理设置综合约束，定义设计环境，基于SMIC130nm标准单元库完成IP核的逻辑综合。综合后网表时序收敛，满足设计要求。2）分析PowerPC处理器内部结构及数据流，实现IP核布图规划。分析处理器核平均功耗，完成电源网路设计，通过时钟树结构设计与IP核时钟信号分析，完成处理器核时钟树综合，对布局布线理论进行分析

4、，时序驱动完成IP核的布局布线，通过对关键路径优化，使设计时序收敛。3）物理设计后通过形式验证，物理验证，确认IP核设计的正确性。建立IP核时序库模型与物理库模型，可用于IP复用。关键词：PowerPC处理器，逻辑综合，静态时序分析，布局布线，物理验证I万方数据ABSTRACTABSTRACTWiththedevelopmentoftheintegratedcircuitindustry,chipsizeisshrinkingandchipscaleisincreasing,sothephysicaldesignofchipbecomesmorechalle

5、nging.FortheSOCchipdesign,reusingIPhardcoreswhichhavecompletethephysicaldesignandverification,stableperformanceisoneoftheprimarymethodstoreducedesigncycleandtheriskofSOCchipdesign.BasedonaSOCinterfacechipapplication,thispaperusesSMIC130nmCMOSprocesstorealizephysicaldesignandverific

6、ationofthePowerPCprocessorIPcore.AlltheperformancefromRTLtoGDSIImeetsthedesignrequirements.Thehardcorelayoutisprovided,anditcanalsobeusedforotherSOCchipdesignbesidesthischipbyIPreusing.ThemaindesignspecificationsofthePowerPCprocessorare:about2600,000gates,workingfrequencyis100MHz,c

7、oreareais5mm,averagepowerconsumptionis200mW,corevoltageis1.2V.Themainworkofthispaperis:1)BasedontheanalysisandresearchofthePowerPCprocessorlogicsynthesistheory,comprehensiveandreasonablesynthesisconstraintsareconfiguredandthedesignenvironmentisdefined.IPcorelogicsynthesisisfinished

8、byusingtheSMIC130nmstandar