gps卫星定位多径抑制关键技术研究及基带设计

gps卫星定位多径抑制关键技术研究及基带设计

ID:33323031

大小:11.13 MB

页数:143页

时间:2019-02-24

gps卫星定位多径抑制关键技术研究及基带设计_第1页
gps卫星定位多径抑制关键技术研究及基带设计_第2页
gps卫星定位多径抑制关键技术研究及基带设计_第3页
gps卫星定位多径抑制关键技术研究及基带设计_第4页
gps卫星定位多径抑制关键技术研究及基带设计_第5页
资源描述:

《gps卫星定位多径抑制关键技术研究及基带设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、隶。初大·粤博士学位论文万方数据GPS卫星定位多径抑制关键技术研究及基带设计万方数据THERESEARCHONMUI』If!ATHMITIGATIONTECHNOLOGYANDBASEBANDDESIGNFORGPSADissertationSubmittedtoSoutheastUniversityFortheAcademicDegreeofDoctorofEngineeringBYLIUXinningSupervisedbybupervlsedbvProf.SHILongxinSchoolofElectronicScienceandEnginee

2、ringSoutheastUniversitySept.2014万方数据东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取碍的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。~躲裔J/袤..--鱼],—-、1I忍.一’/刀研究生签名:丝竺I吻M’L日期:》_移.幢东南大学学位论文使用授权声明东南大学、中国科学技术信息研

3、究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档,可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外,允许论文被查阅和借阅,可以公布(包括以电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大学研究生院办理。研究生签师签名万方数据摘要城市峡谷的多径干扰已经成为影响城市定位精度的主要因素。基于块处理基带的多径抑制技术具有良好的多径抑制性能,可抑制大部分多径干扰,但动态环境中的低频差短多径和静态环境中的零频差短多径仍无有效抑制方法,同

4、时块处理基带功耗远高于传统基带难以满足低功耗应用需求。针对以上问题本文重点开展了基于块处理基带架构的低频差、零频差短多径抑制技术和基带电路低功耗优化技术研究。论文首先研究了低频差短多径的形成机理,在块处理基带架构的基础上进一步设计了二维多径剥离算法,实现了动态环境中多普勒频差2Hz-5Hz的短多径抑制;其次,研究了多径在基带抑制后的残留,设计了自适应估计多径残留的扩展卡尔曼滤波算法,实现了静态环境中零频差短多径抑制;最后,根据抗多径块处理基带的低功耗需求,研究了从电路单元到微架构多层次的块处理基带低功耗优化方法和低电压电路设计技术,完成了TSMC40

5、nm27.8mW@0.6VGPS芯片的版图设计及后仿真。论文主要工作及创新内容如下:(1)提出了载波和码双重匹配的块处理基带多径剥离算法(BPCCS)。针对块处理基带的BPMAX算法难以抑制动态环境中5Hz以下短多径干扰的问题,首先在多普勒维度以迭代逼近的方法得到直达信号和多径信号的幅值和多普勒频率等参数,根据这些参数计算直达信号以及多径信号的码相位值,实现多径信号的剥离。基于DLRLMS城市多径信道模型的仿真结果表明,针对多径与直达信号多普勒频率差异为2Hz-5Hz的短多径,BPCCS算法比MEDLL、BPMAX等算法的抑制能力大幅提升,伪距均方根

6、误差降低64%以上。(2)提出了自适应估计零频差短多径残留的扩展卡尔曼滤波算法(ARKF)。针对Hatch滤波、扩展卡尔曼算法(EKF)等算法未能有效解决静态环境中零频差短多径干扰的问题,研究推导了不同多普勒频率差异的多径在基带处理后残留的模型,以此为基础设计了一种自适应估计多径残留的方法,即在拟合窗口内估计伪距测量误差的均值和标准差,作为EKF算法的测量误差协方差矩阵,实现了EKF中多径的动态估计。基于GPS星座模拟器的仿真测试结果表明,针对静态场景中常见的零频差短多径,ARKF的定位偏差比EKF降低了70%。(3)探索了单元库、电路结构和尺寸、并

7、行度调节的低电压功耗优化方法。针对块处理基带功耗高难以满足移动设备低功耗需求的问题,采用了新型S2CFF低功耗触发器,建立了低电压单元库,基于电路E.D曲线,从工作电压、电路结构和尺寸、并行度多个角度优化功耗;采用蒙特卡罗方法统计工艺浮动对时序的影响,实现时序签核;基于TSMC40nmLP工艺设计的0.6V12通道GPS块处理基带电路,功耗仿真结果表明,优化后的块处理基带功耗从121.92mW降低到27.8mW。本文在FPGA中实现了块处理基带电路,验证了BPCCS算法和ARKF算法。为对比多径抑制性能,基于同一接收天线和功分器建立了块处理基带和Si

8、I心Ⅳ商用接收机的对比测试平台,分别测试了动态环境和静态环境中的多径抑制效果,测试结果表明:在低频差短多径丰

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。