微机原理0年复试试题及答案

《微机原理0年复试试题及答案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、一、填空题（每空1分，共25分）1.指令指针IP总是用来保存（）。2.微机系统中，数据总线收发器内部的基本逻辑单元是（）；地址锁存器内部的基本逻辑单元是（）。3.8086CPU在执行指令SUB[0345H],AX时，共需访问（）次总线。4.指令通常包含（）和（）两部分。5.若某CPU最多有64GB的实地址寻址能力，则该CPU的地址线数目为（）。6.N位带符号二进制数补码可表达的数值范围是（）。7.不可屏蔽中断NMI与可屏蔽中断INTR的主要区别是（）。8.变量和标号都有（）、（）和（）3种属性。9.在冯·诺依曼体系结构的计算机中，CPU执行程序的过程实际上就是周而复

2、始地进行（）、（）、（）三种操作。10.若某32位总线的时钟频率为100MHz，每3个时钟完成一次数据传送，则该总线的带宽为（）MByte/s。11.设堆栈段寄存器SS的值为2000H，栈顶指针SP的值为0100H。执行指令PUSHSP之后，SP的值为（）；物理地址200FEH字节单元的数据为（）。12.计算机系统内，实现各插卡之间信号电气互连的总线一般属于（）总线；实现两台及以上计算机互连的总线则通常属于（）总线。13.CPU在响应中断时，自动依次将（）、（）、（）的值推入堆栈保存。14.将汇编语言的指令翻译为与之一一对应的机器码的过程称为（）。CLKM/(/IO

3、)地址数据AD/WR15.某总线写时序如下图所示，则该总线的握手协议属于（）。二、简答（每小题5分，共25分）1.相对于存储器与I/O统一编址的微机系统而言，独立编址的系统为何较复杂？2.下图所示为串行异步通信中传送某字符的TTL波形：起始位D2D3D4D5D6D7校停止位D0D1验位被传送的字符值是多少？采用何种校验类型3.某微机系统有20级外部硬件中断源。如果采用8259A芯片进行管理，请画出主从两级8259A的连接示意图。4.请画出现代微机系统中存储体系结构的示意图。5.对于I/O接口，输出信息总是需要锁存、输入信息总是需要缓冲。为什么一定要这样做？请简要说明

4、自己的理解。三、读程序（每小题6分，共24分）1.下面的程序段中，①变量INDEX的段内偏移量是多少？②执行完该段指令后，AX的值是多少？参考答案第4页ORG0100HTABLEDW10H，20H，30H，40H，50HINDEXDW4……MOVBX,OFFSETTABLEADDBX,INDEXMOVAX,[BX]1.下面的程序段用以实现两个无符号字节数（分别存放于寄存器BL和CL中）的乘法运算，结果存放在AX中。请将空处补充完整。MOVAX，0MOVCH，①T1：ADDAL，BL②LOOPT12.阅读下面的程序段PUSHDSXORAX,AXMOVDS,AXMOVD

5、I,0024HMOVAX,1234HMOV[DI],AXMOVAX,5678HMOV[DI+2],AX回答问题：①该程序段完成了什么功能？②程序段中的“0024H”、“1234H”和“5678H”三个数据分别代表什么？3.以下是1片8253某通道的初始化程序段（8253控制字格式附后）。MOVAL，56HOUT43H，AL；控制端口地址43HMOVAL，200OUT41H，AL请问：①该程序段完成了什么初始化设置？②当相应通道的CLK引脚外接1MHz时钟、GATE引脚Vcc时，可从OUT引脚获得什么信号？参考答案第4页四参考答案一、填空题（每题1分，共25分）1.下

6、一条即将执行的指令的地址2.双向三态门；D触发器3.44.（答案无顺序）操作码；操作数5.366.-2N-1~+2N-1-17.NMI不受控于IF标志8.段基址；段内偏移量；类型9.取指令；指令译码；执行指令10.13311.00FEH；00H12.系统总线（或系统内总线）；外总线（或系统外总线）13.标志寄存器；CS；IP14.汇编15.同步式协议二、简答题（每小题5分，共25分）1.在I/O独立编址的系统中，由于存在存储器、I/O端口两个地址空间，而地址总线仅有1套，因此需要额外的控制信号用以标识当前的访问是针对哪个空间的，例如8086CPU的信号；为了在相应的

7、指令执行时发出该控制信号，还必须有两套不同指令，以分别完成对存储器和I/O的访问，例如8086CPU使用IN、OUT访问I/O。而对统一编址的系统，可以仅靠不同的地址范围来区分访问对象，不必专门设计控制信号和单独的指令。故因I/O独立编址的系统较复杂。2.传送的字符值为01010110B（56H）；采用偶校验3.1片主片、2片从片，连接示意图如下4.微机系统存储体系结构示意图如下：参考答案第4页1.数据缓冲/锁存的作用是为了保证速度不同的外设可与总线进行可靠的数据传输，同时确保各I/O端口可根据需要与总线接通/挂断，即保证总线的共享性。在这样的机制下，对于输入信