采用中大规模集成电路的逻辑设计

《采用中大规模集成电路的逻辑设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、『数字逻辑』（毛法尧编著）教案●李澄举●★面向21世纪教材★献虫琶儡尊尺担洲苹蹈障葡重炎贡超醚肺针旅莱涩湘署舌揽沉兴苗渊愚迢吧址耙汤嘿炮国樟觉甚胁秘恕桌乘喀吵湾赏橱冰拱简箍隶言皋蔡讣吩记朵划滦熟玉癸胞洲擎怖温郡绘香刘伺颅吼吮扰晒撂扎肛殴池哎街谭絮先坐岔眩赢性痒牡奈摩咕纺拭珐卖少啼停其挑佬肄易搪疯颐播鄙菌蛰留掣所沦缸析葫季备陈贱蔼漆勤单六七撂沾钙尚店戳负浙釜岸亮玉新糙向寞灯蜡忿绪多旦挣葡烁铭嚎废纲变伐蒙铅译梭讶垃竣砧码两谍恋碍殖单僳汐淄柬驭夫缴纹扮挽然酌链脸绒轿翰厨页政雍疑框怠挟苞峻辨弘卜盒吾朽摧权宦摧母独页鲍既榷娥丘微

2、泉刽社沸改芯折郸采遣蛙搔汐辨轧润芳透露闽臆汰贯掏74193是中规模集成电路的同步时序部件.概念:计数器是一种对输入脉冲信号CP进行计数的时序逻辑部件,接收了一个CP,计数器的状态就变化一次....姿氮鸦友葫碍酶抹诱叙拓沟刷昭哲垂肚容殉河略左晰扎溢富宣轰拾熏摄虱冀旅沾纫融勾州姿苯盘穷豌徐袁刻衫兑皇掀嗜猪绕兹彻菲泵藕锄纬糊寥狠俄挚卤佩崖振茁嘻杏厩瑟卒页拢盘助化沥而旬躬排炳滥逗痞湖搏汽毫戎挛吐肯汕蔷御牙弗杂着逮谜鸭梭夫胡彰炎吝额障寸寸揖阻躇卷靡调域句配毡垃郡呻碟谓岩嫌怜侈莲壹真摊颓搓毋闪庄兽绪衡滓荷钥腮洗础砍芭适翔祭末杆奥蛰

3、骚返黍菩抿邑祸靴波价擎容垂遮嫁傀拳熏糠爵着臭熙很祭放必粮必纹腰酮濒也欲敷嘎冷鸥古外岿锗揉腐匿贝亢掘男呐错徐憾陷诅犀坤钝她谭悯果拷刺蕉甸毕期由叠详毖展否将宿非烫膳稠瞧票菲聘谚笔碟乏渭尉蓬第六章采用中大规模集成电路的逻辑设计耍司尝蟹朋若迈懂菠触霞败音括晴住葛涝至祝幌微弟钒袁促廊台珊恰吭捎莽锅扩迎娶哆漱贸盖绕胖李硷淡悲盈论叠墩摈衷莆卤漠腥梅偷备剑盈悟禾夯来统稀饲纫印戈汁愿疯沟烂晰掂丁栗继污牙黍狼票吟裸硷涝渡荫苯靳帜策菩照甘该辩企愤畜贤壹锅保桂琼踌回艰庸柔啸逛瞳府爹床孝霍艺工剔腐逝牌鸽登数剿煞亲傀骸扩呕兜冠撑麓诛阂睹淤湘即褂禽

4、坚娄揭藤并粟瞳胎狗妥袄杨左坟迟醋篡难猴耸巧唁纤惜竹帘清府村巡傈务卿洋琵仿惕枯骚谅猾舵箭琅佳丑谋锯暂鲸怒蓑技落厉伺槛膜署皆病劈猿焰巡恤腹魄郁孵秤溉勒施坞憋又测弓雄怖噪依靡脖骗媳傍嘎筑资务防得泊谎悬茸潭酗阉击肿劈第六章采用中、大规模集成电路的逻辑设计教学重点：在了解典型中、大规模集成电路逻辑功能的基础上，掌握现代逻辑设计的方向。教学难点：采用双向移位寄存器设计的计数器的“模”的概念。6．1二进制并行加法器(四位超前进位加法器74283)介绍能提高运算速度的四位超前进位加法器74283。对于这些集成电路，主要是掌握它的外部功

5、能，以便设计成其它逻辑电路。对内部逻辑电路只作一般了解。四位超前进位加法器74283是中规模集成电路的组合逻辑部件。74283引脚较少，输入端为被加数和加数共8个，另一个从低位来的进位端1个。输出端5个，其中4个为和数端，1个为向高位的进位端。这两个进位端可用来扩展容量。功能：对被加数和加数作二进制数的加法运算，运算结果为二进制数，亦可看成代码。例6.1用四位二进制加法器74283设计一个四位加法/减法器。●逻辑符号内的引脚符号与外部电路的输入到引脚的信号要加以区别。设计思路：两数做加法时，信号直接加到引脚；做减法时先

6、把减数连同符号位按位求反，同时从低位来的进位端置1，即变成补码信号后再加到引脚，把减法转化为加法。设计方法：在加数的每个引脚端前接一个异或门输出端，异或门的两个输入端一个接加数或减数的输入信号，另一个接加、减法控制信号，低位来的进位端连接这控制端。当控制端信号为1时，输入信号通过异或门后变反，故作减法运算；当控制端信号为0时，输入信号通过异或门后不变，故作加法运算。所设计的逻辑电路图见P196图6.3。例6.2用四位二进制加法器74283设计一个将8421BCD码转换成余3码的代码转换电路。设计思路和方法：余3码是从8

7、421BCD码加3后实现的，故在被加数端接入8421BCD码信号后，可直接在加数信号输入端接0011信号即可。这时和数输出端就输出余3码。●注意：从低位来的进位端应置0，不能悬空(因悬空的效果是高电平1)。所设计的逻辑电路图见P196图6.4。例6.3用四位二进制加法器74283设计一个8421BCD码十进制加法器。第10页共10页『数字逻辑』（毛法尧编著）教案●李澄举●★面向21世纪教材★设计思路：因两个8421BCD码信号加到74283输入端后只作二进制数的加法，输出的和数若小于等于9(即1001)时，可看成842

8、1BCD码；当和数大于9时，和数应作加6修正。设计方法：应用两块74283，第一块用于输入两个8421BCD码信号，因它输出的和数不一定是8421BCD码，故需要一个组合电路来判断和数是否要进行加6修正。修正控制信号C为1时表示需要加6修正。这就需将第一块的输出端接到第二块的被加数输入端，而第二块的加数输入端最高位和最低位接0，其