led大屏幕扫描控制系统设计

《led大屏幕扫描控制系统设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、重庆大学硕士学位论文1绪论[9]念。[10]①像素通常所说的像素就是电荷耦合器件(ChargeCoupledDevice，CCD)上光电感应元件的数量，一个感光单位通过感光，光电转换，模数转换等步骤后，在输出图像上就形成一个点。如果把图像放大，会发现这些连续色调是由许多色彩接近的小方点组成。这些小方点就构成图像的最小单位像素，它是用来度量数字图像内数据量多少的一个参数。一幅图像包含的像素越多，表现的细节也就越丰富，但图像文件大，占用的存储资源也就越多。[11]②空间分辨率空间分辨率是图像中可辨别的最小细节，在每单位距离可分辨的最小线对数目。对于数据图像来

2、说，空间分辨率就是某个图像水平方向的像素数乘垂直方向的像素数。例如1024768×，其中“1024”表示屏幕上水平方向显示的点数，“768”表示垂直方向的点数，分辨率也可理解为图像的解析度，分辨率越高，图像也就越清晰。分辨率不仅和显示尺寸有关，还要受显像管点距，视频带宽等因素的影响。[12]③灰度分辨率灰度分辨率又称位分辨率，是用来衡量每个像素储存信息的位数。灰度分辨率决定了每次在屏幕上显示色彩的种数，一般常用的有8位，24位和32位色彩。有时也将灰度分辨率称为颜色深度。[13]④刷新率刷新率是指图像在屏幕上更新的速度，也就是图像每秒在屏幕上出现的次数。

3、刷新率分为垂直刷新率和水平刷新率。水平刷新率又称行频，它是显示设备每秒内水平扫描的次数，单位是千赫兹。垂直刷新率又称场频，表示屏幕的图像每秒钟重复描绘多少次，也就是指每秒钟屏幕刷新的次数，单位是赫兹。刷新率越高，图像显示就越自然清晰，眼睛也不会容易疲劳。⑤行消隐行消隐又称水平消隐，在将光信号转换为电信号的扫描中，扫描总是从图像的左上角开始，水平向前行进，同时扫描点也以较慢的速度率向下移动。当扫描点到达图像右侧边缘时，扫描点快速返回左侧，重新开始下一行的扫描，行与行之间的返回过程称为水平消隐，即行消隐。⑥场消隐场消隐又称垂直消隐，一幅完整的图像扫描信号，由

4、水平消隐间隔分开的行信号序列构成，称为一帧。扫描点扫描完一帧后，要从图像的右下角返回到图像的左上角，开2重庆大学硕士学位论文1绪论始新一帧的扫描，这一时间间隔，称为垂直消隐，即场消隐。1.3数字系统逻辑设计概述1.3.1专用集成芯片与可编程逻辑器件简介数字集成电路以及数字集成电路设计技术在不断的进步。它由最初的晶体管，小规模集成电路，中规模集成电路，大规模集成电路发展到超大规模集成电路以及许多具有特定功能的专用数字集成(ApplicationSpecificIntegratedCircuits，ASIC)电路。随着数字设计的需要，可编程逻辑器件(Prog

5、rammableLogicDevice，PLD)出现。目前，现场可编程门阵列(FieldProgrammableGateArray，FPGA)，复杂可编程逻辑器件(ComplexProgrammableLogicDevice，CPLD)以及可擦除可编程逻辑器件(ErasableProgrammable[10]LogicDevice，EPLD)是运用最多的PLD。本课题采用FPGA作为主控制芯片，FPGA最大的特点就是灵活，实现大多数数字电路，可以定制各种电路。减少受制于专用芯片的束缚，真正为产品量身定做。在设计的过程中可以灵活的更改设计，以实现产品的升级

6、。而且它强大的逻辑资源和寄存器资源可以让工程师轻松的去发挥设计理念，其并行执行，硬件实现的方式可以满足设计中大量的高速电子线路设计需求。FPGA比DSP拥有更快的速度，可以实现非常复杂的高速逻辑，FPGA比ASIC有更短的设计周期和灵活性，免去昂贵的开板费用，而[14]且可以随时裁减，增加需要的功能达到规避设计风险，回避芯片厂商的限制。1.3.2FPGA设计流程FPGA设计流程可分为设计定义、设计输入、功能仿真、逻辑综合、布局布线、后[15]仿真、静态时序分析、在系统测试等几个步骤:①设计定义设计初期，首先要进行理论验证，方案验证，系统框架设计等，再根据

7、设计的功能和性能指标要求，对器件的资源，成本以及功耗等方面进行折衷，选择合适的设计方案和FPGA器件。②设计输入设计输入包括使用硬件描述语言(HardwareDescriptionLanguage，HDL)，状态转移图以及原理图输入几种方式。硬件描述语言是当今设计大规模数字集成电路通用的方式。原理图输入在顶层设计，数据通路逻辑，手工优化电路等方面具有可视化方便，单元节俭，功能明确等特点。设计人员常以HDL语言为主，原理图为辅，进行混合设计输入。③功能仿真3重庆大学硕士学位论文1绪论功能仿真也称为行为仿真，数字系统设计者所设计的数字逻辑系统在综合之前应该首

8、先进行逻辑功能的验证，功能仿真没有器件内部逻辑单元和连线的实际延时信息，只是为了