ip—dvb网关发送卡设计与实现

《ip—dvb网关发送卡设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、哈尔滨工业大学硕士学位论文IP—DVB网关发送卡设计与实现姓名：王宏臣申请学位级别：硕士专业：航空宇航制造工程指导教师：陈晓峰20050601竺玺鎏三些銮：三兰翌圭耋堡篓兰摘要并行数据广播是传统数据广播的一种特殊形式，即由信息内容提供者ICP(InformationContentProvider)提供大量的文化信息并行播出与下载。本论文所提及的并播技术是基于IP—DVB协议，将32Mbps数字电视信道，划分为1024个子信道，给不同的内容提供者，提供可通达用户，不间断，低价格的专用信道。相较于传统的数据广播，其突出的特点体现在大规模的并行程度，

2、即高度并行。MPEG2流数据发送卡设计为一种置于计算机或IP．DVB网关内部的PCI接口插卡，通过发送卡的标准DVB输出接口．异步串行口ASI(AsynchronismSerialInterface)，用户可以将计算机或DVB网关内部的MPEG2传输流数据以一定的速率发送给各种数字视频设备。本论文主要讲述IP．DVB网关发送卡设计的总体方案及实现，包括：1．能满足并行数据广播速率要求的PCI接口设备设计；2．板卡的主控模块设计，即用verilog实现PCI用户逻辑的设计；3．异步FIFO设计及实现；4．DVB．ASI接口方案的选择与设计。本课题

3、的发送卡硬件实现是利用FPGA(现场可编程门阵Y0)来实现PCI桥控制器，异步FIFO，主控模块，并论述了用FPGA实现桥控制器的优点。因此在本论文中详细介绍了FPGA的CPLD配置方案，用FPGA实现PCI桥主设备接口技术，异步FIFO的数据读写与空满信号判断，以及主控模块对数据通路、HOTLINK模块的自检和FIFO数据异步清零的控制。PCI作为主设备可实现DMA数据突发传输，如何实现将在用户逻辑的设计中详细讲述。关键词IP．DVB网关：发送卡；PCI；FPGA；ASIAbstractParallelDataBroadcastingisas

4、pecialformoftraditionalDVB，itsmeansisthatinformationcomemprovider(ICP)offersplayinganddownloadwithabundantmessages．ThetechnologyofParallelDataBroadcastingmentionedinpaperwasbasedonIP／DVBprotoc01．Itmakesdigitalvideochannelswith32Mbpsdividedinto1024subcharmelsandgivesthemtodif

5、ierentICPThesespecialchannelscanservewithdirectingtousers，continuanceandinexpensiveprice．ComparedtotraditionalDVB．itsunexpectedcharacterislarge．scaleParallelDVB．DVBSendBparddesignediSakindofcardendedincornputerorinDVBgataway．ItsinputisPCIconnectorandoutputisASIconnector,whic

6、hismeetingtoDVBstandard．UsersCansendMPEG2TSincompntertodifferentdigitalvideodeviceasfixedvelocity．Thegeneraldesignschemeandrealizationprocessarethemainpointsanddifficulty．Itconcludes：f11ThedesignofPCIconnectoriSmettoratecommandofParallelDataBroadcasting．(2)Themaincontrollogi

7、cdesign，asissaidthatapplyingverilogtocompletingtheuserapplicationdesign．f31ThedesignandrealizationofasynchronousFIFO(4)Howtocompleteback—enddesignaccordingtoASIprotocolstandard．TheinnovationpartiSthatusingFPGArealizesPCIbridgecontroller．Andtheadvantageswillbeintroduced．HOWto

8、realizePCImasterdeviceandFIFOusingFPGAwillbediscussedindetail．Keywordsip—dv