基于fpga逻辑分析仪的研制

《基于fpga逻辑分析仪的研制》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、分类号学号M200972079学校代码10487密级硕士学位论文基于FPGA逻辑分析仪的研制学位申请人：张渊学科专业：微电子学与固体电子学指导教师：尹盛副教授答辩日期：2012年1月4日AThesisSubmittedinPartialofFulfillmentoftheRequirementsfortheDegreeofMasterofEngineeringLogicAnalyzerDesignBasedonFPGACandidate:ZhangYuanMajor:Microelectronics&SolidSt

2、ateElectronicsSupervisor:AssociateProf.YinShengHuazhongUniversityofScience&TechnologyWuhan430074,P.R.ChinaJan,2012独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文

3、作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。保密□，在____________年解密后适用本授权书。本论文属于不保密□。(请在以上方框内打“√”)学位论文作者签名：指导教师签名：日期：年月日日期：年月日华中科技大学硕士学位论文摘要逻辑分析仪是一种

4、专门用于数字系统的测试仪器，由于其体积庞大、价格昂贵，很大程度上影响了其在实际中的应用，本文通过对VGA显示的虚拟测试仪器的特性进行研究，设计了一款基于FPGA的逻辑分析仪。工作重点是解决数据写入速度较慢、采样频率不高、分析的范围和质量低等问题。文中首先研究了传统逻辑分析仪的数据捕获部分，由于采用外部寄存器存在稳定性能差，数据读进速度缓慢的问题，提出一种使用FPGA内部的M4K块作为移位寄存器连续写入数据的方法，可以有效的提高采样数据的速度和性能的稳定性。在数据读写方面，使用了两个异步FIFO一个用于上电初始化的状

5、态控制，而另一个则用于正常工作时的状态控制，并将FIFO中的数据量作为随机存储器的状态指示，提高了读、写和存储有效数据的能力。在数据存储部分，由于系统时钟（FPGA内部的工作时钟）和输出的信号之间存在相位的移动。参考SDRAM的数据手册提供的相关时序参数，进行移位估算，并计算出最佳相移是1.2005ns。根据时序结果的分析，对传输到SDRAM的时钟信号添加了+2ns的偏移，从而保证SDRAM在锁存数据时有足够的建立和保持时间。最终，经过FPGA验证与VGA实时显示实验，可以认定本逻辑分析仪功能正确，与设计相符，具有

6、变频采样时钟和16路采样通道。本逻辑分析仪使用液晶显示器作为波形显示屏幕，用FPGA控制，其接口、数据传输及数据显示全是数字化工作的，因而实时采样波形的显示效果良好，标志着未来逻辑分析仪一个新的发展趋势。关键词：逻辑分析仪FPGA变频采样移位寄存器I华中科技大学硕士学位论文AbstractLogicanalyzerisaspecialtestinginstrumentfordigitalsystem.Atpresentbecauseofitsbulky,expensivesignificantlyaffectits

7、applicationinpractice.ThispaperhasanalyzedthecharacteristicsofthevirtualtestinginstrumentbasedontheVGAdisplay,andIdesignedalogicanalyzerbasedonFPGA,tryingtosolvethequestionindatawritingspeedislower,lowsamplingfrequency,narrowanalysisrangeandthelowqualityofdata

8、.Thispaperfirststudiesofthetraditionallogicanalyzertocapturesomeofthedata,duetoexistenceofastableexternalregisterspoorperformancedataisreadintotheproblemoflow.IusetheM4KblockofFPGA