基于cpld的多普勒声纳回波信号仿真卡设计实现

《基于cpld的多普勒声纳回波信号仿真卡设计实现》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于CPLD的多普勒声纳回波信号仿真卡设计实现摘要：介绍一种基于CPLD的多普勒声纳回波信号仿真卡的设计实现，该板卡作为PXI测试系统的一个组成模块，数据交换基于PXI总线，使用S5920实现总线控制，利用CPLD实现板卡的时序逻辑控制，外围电路包括信号调理与匹配电路、DDS电路、A/D采集电路、高速FIFO存储电路、D/A转换电路等。重点介绍了CPLD内部功能模块的实现。该设计已成功应用于多普勒声纳的PXI测试系统中。   关键词：多普勒声纳；PXI总线；S5920；CPLD；FIFO    水下航行器可利用声波信号的多普勒效应进行导航，多普勒声纳按一定的角度向海底发射声波

2、，利用回波信号的多普勒频移测得航行器相对于海底的速度，然后通过对地速的积分结合航向信息就可以获得导航解[1]。在水下航行器的研制、生产、实验、验收等环节中，经常需要对导航声纳的性能参数进行测试，若进行实物的水下航行实验，不仅会花费大量的人力、物力和财力，而且实时参数的获取也有一定的困难。本文提出一种利用模块化的PXI总线测试平台对水下航行器导航系统进行测试的解决方案，使得对导航系统的测试可以在陆上实验室完成。测试平台大部分由成熟的通用测试模块构成，其中对回波信号多普勒效应的模拟是整个系统设计的关键环节，本文通过设计专门的多普勒声纳回波信号仿真卡实现[2]。1仿真卡的组成与工作

3、原理1.1仿真卡组成   仿真卡主要由总线接口芯片、CPLD、门限比较电路、DDS(直接数字频率合成)电路、A/D采集电路、FIFO存储电路、D/A转换电路以及输入输出端的信号调理与匹配电路等组成。导航系统包括4个安装在航行器底部的多普勒声纳，因此仿真卡有4个相对独立的工作通道，分别模拟多普勒声纳4个不同方向的回波信号，其中一个通道的结构组成如图1所示。 1.2工作原理   总线接口芯片S5920实现仿真卡与PXI测试系统的桥接，可简化接口部分的设计。CPLD实现仿真卡的总体时序逻辑控制。对接换能器输出的模拟信号在板卡上经信号预处理电路后分为两路，一路信号送A/D采集电路，另

4、一路信号进入门限比较电路。当多普勒声纳发射信号时，对接换能器对应有模拟信号输出，门限比较电路会产生一个触发信号送CPLD，CPLD启动仿真卡的数据采集过程。数据采集与回波信号模拟的时序逻辑如图2所示，t1为发射信号周期，T为发射脉冲宽度，采集数据同时存入4路FIFO存储器，经过t2时间的延迟后由CPLD控制读取4路FIFO中的数据并进行D/A转换，然后经数字衰减电路和信号匹配电路后由对接换能器发射出去。若声速为c，则该回波信号模拟的是传播距离为m=ct2/2的回波信号，T′为回波信号的脉冲宽度。    DDS芯片产生A/D采集芯片、FIFO芯片以及D/A转换芯片的工作时钟，C

5、PLD通过程控DDS产生不同的工作时钟信号，使得D/A转换时钟不同于A/D采集时钟，从而实现采集数据在时间上的拉伸与压缩，模拟回波信号的多普勒效应。真实回波信号在信道中传输后会有不同程度的衰减，因此D/A转换后的数据需经数字衰减电路进行程控衰减。信号预处理电路和信号匹配电路的核心都是一级射随电路。板卡上共有5片DDS，产生5路时钟信号，DDS0时钟作为A/D采集时A/D芯片和FIFO芯片的工作时钟，另4路时钟DDS1～DDS4作为D/A转换时FIFO芯片和D/A芯片的工作时钟，DDS芯片和数字衰减器需经CPLD配置参数才能正常运行。2主要功能模块硬件设计   功能仿真卡硬件设

6、计要满足以下指标：   (1)板卡作为PXI测试系统的一个模块，与PXI主机的数据交换基于PXI总线；   (2)系统运行的逻辑控制和部分芯片的配置功能由CPLD[3]完成；   (3)板卡数据采集系统的时钟由程控的DDS产生，数据采集频率10MHz～40MHz；   (4)采集数据的存储采用高速大容量的FIFO存储器实现，存储深度为1MB；   (5)A/D采集和D/A转换采用8bit芯片，工作频率≥40MHz[4]。   PXI总线是在PCI局部总线的基础上增加了用于多板同步的触发总线和参考时钟而成的，PXI是PCI总线的一种扩展总线，因此完全兼容PCI总线的规范协议。利

7、用成熟的PCI模块，通过软件兼容性设计与修改，就可以完成PXI系统的设计与开发。由于PCI总线协议的逻辑时序比较复杂，这里采用PCI总线接口芯片S5920来实现接口功能[5]。S5920内部配置寄存器的定义信息存储在外接的EEPROM芯片AT24C02中，系统上电时由操作系统的配置软件读取。   CPLD是整个仿真卡的主控模块，根据S5920提供的控制信息，控制实现各部分电路的时序逻辑功能。CPLD采用Altera公司MAXII系列的EPM1270芯片。MAXIICPLD采用类似于FPGA的全新架构，与