eda诚毅学院上课考试必备材料,老师给的原题!考试必考!

《eda诚毅学院上课考试必备材料,老师给的原题!考试必考!》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA作业1、二选一数据选择器22、三选一数据选择器33、八选一741S15134、三八译码器741S13845、d触发器741s7456、jk触发器741S11267、异步清零D触发器78、741S161计数器（完全按照真值表）：89、四位二进制计数器741S161910、正常十六位计数器1011、带开关的十六计数器1112、可控制自加自减的十六位计数器1213、hello的程序1314、四位二进制数加法器1815、三位二进制乘法器20EDA技术实验教材实验一多路选择器目的与要求：熟悉利用Quar

2、tusTI的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。学会对试验板上的FPGA/CPLD进行编程卜•载。掌握多路选择器的硬件描述语言设计方法。实验内容：1、生成新的QuartusII工程。2、编写2选1多路选择器的VHDL代码。定义DE2平台的开关为选择输入、X输入和Y输入。将开关SW与红色发光二极管LEDR连接，将选择器输出与绿色发光二极管LEDG连接。3、编译工程。4、将编译形成的电路下载到FPGA>Po通过拨动开关、观察LED验证多路选择器的功能。扩展

3、内容：A、完成8选1数据选择器74151的VHDL文本输入设计、仿真、下载验证。二选一数据选择器LIBRARYieee;USEieee.std_logic_l164.al1;ENTITYmult21ISPORT(s:TNSTDLOGTC;―seiectinputcontrolportx:INSTD丄OGIC;--xinputdataporty:INSTDLOGIC;--yinputdataportm:OUTSTD_LOGIC--mselectionresultoutport)；ENDmult21;A

4、RCHITECTUREBehaviorOFmult21ISBEGINm<=(NOT(s)ANDx)OR(sANDy);ENDBehavior;raim■am三选一数据选择器:libraryieee;useieee.std_logic_l164.al1;entitych31isport(a:instd_logic_vector(1downto0);cl:instdlogicvector(0to2);y:outstdlogic);endentitych31;architecturebhvofch31is

5、beginprocess(a)begincaseaiswhen〃00〃=>y<=d(0);when"01"=>y<=d(l);when"10"=>y<=d(2);whenothers二>null;endcase;endprocess;enclarchitecturebhv;八选一741S151:1ibraryieee;useieee.std_logic_1164.all;entitymux8_lisport(a:instdlogicvector(2downto0);d:instdlogicvecto

6、r(0to7);y:outstdlogic);endmux81;architectureoneofmux8_lissignalyl:stdlogic;beginprocess(a)begincaseaiswhen"000"=>yl<=d(0);when"001"=>yl<=d(l);when"010"=>yl<=d(2);whcrTOll"=>yl<=d(3);when"100"=>yl<=d(4);wherTlOl"=>yl<=d(5);when"110〃=>yl<=d(6);when，，lH/，

7、=>yl<=d(7);endcase;endprocess;y<=yi;enclarchitectureone;三八译码器741S138:libraryieee;useieee.std_logic_l164.al1;useieee.std_logic_unsigned.all;entitydec38cisport(a:instd_logic_vector(2downto0);gl,g2a,g2b:instdlogic;y:outstd_logic_vector(0to7));enclentityde

8、c38c;architectureoneofdec38cissignalyl:stdlogicvector(0to7);beginprocess(a,gl,g2a,g2b)begincaseaisvhcn〃000〃=>ylU〃01111111〃；whenz/001，/=>yl<=//10111111/，;when〃010〃二〉yl〈二〃11011111〃；vhen〃011〃=>yl<=〃11101111〃；vhen〃100‘mill0111〃；vhcn〃101