基于sopc液晶显示系统设计

《基于sopc液晶显示系统设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于SOPC液晶显示系统设计【摘要】采用了CycloneII芯片为核心构建SOPC系统，实现对LCD12864液晶模块的控制。该系统通过QuartusII开发环境和SOPCBuilder工具创建了NiosII处理器，并通过Avalon总线连接片内、片外模块和设备，完成对信号和数据的处理。【关键词】SOPCLCD12864NiosII一、引言LCD12864液晶显示模块功耗低，画面清晰稳定，重量轻,易于携带调节，非常适合在便携式仪器上使用。随着工艺的成熟，12864液晶模块的价格日益走低，应用越来越广泛。随着在实际应用中对于数据

2、的采集和实时显示，以及对片上处理数据等方面提出了更高的要求，单片机系统受到处理速度和架构的限制显得力不从心。可编程片上系统(SOPC)结合了AISC架构和EDA技术的特点，是解决上述需求的有效方案。二、SOPC技术SOC(systemonchip)即片上系统，将微处理器CPU、存储器、各类控制器、总线、外围设备接口等集成到一块芯片上，把多个芯片、器件的功能集中到一块芯片上，形成完整的电子系统。SOPC是基于FPGA解决方案的SOC,可扩充、可裁减、可升级，可在特定的开发环境下进行各种配置和编程［1］。SOPC采用了软硬件协同设

3、计方法，缩短了系统开发周期，提高了设计效率；采用了统一工具和表示方法，对软硬件进行合理划分，配置系统功能，对功耗、资源利用、性能等各个方面进行权衡，得到最优化的设计；采用协同仿真的方法，对整个系统进行全局的设计验证［2］。本文采用了Altera公司的CyclonellEP2C35芯片来构建系统。该芯片内嵌可配置的NiosII软核处理器。NiosII处理器是32位结构的RISC微处理器，它包含五级流水线，采用改进的哈弗结构。SOPC系统采用Avalon总线作为系统总线，它是用于微处理器与模块和外设的内联总线，是系统数据交换的主要

4、信道，使用从属设备仲裁技术，减少访问冲突实现，能进行多路数据同时处理［3］。NiosII系统具有丰富的IP核资源，如以太网控制器、UART控制器、存储控制器等外设都可以选择配置；设计者也可以自己编写控制模块添加到系统中。三、系统概述（一）系统设计本系统硬件由FPGA、SRAM、FLASH、LCD12864.时钟模块、RS232构成。FPGA用于构建SOPC系统，作为控制核心;SRAM用于缓存图像数据；FLASH存放编写的应用程序、字库文件；RS232用于与PC通信；时钟模块向FPGA提供时钟信号。FPGA内部包括NiosII处

5、理器、Avalon总线、PI0模块,SRAM、FLASH、UART和12864的控制器（如图1所示）。NiosII处理器通过Avalon总线与各模块进行通信，各模块均需要挂在Avalon总线上。PIO,SRAM、FLASH和UART的控制器通过IP核生成。12864的控制器需通过编写设计，作为自定义主件添加到SOPC系统中。（二）SOPC系统创建构建SOPC系统需要使用QuartusII开发环境和SOPCBu订der工具，具体流程如下：用QuartusII创建工程、用SOPCBuilder创建NiosII系统、添加NiosII

6、软核、添加IP核、添加自定义模块、生成NiosII系统文件并加入工程。四、液晶控制模块设计本文设计了专门的液晶控制模块（LCDController,简称LCDC）来实现对LCD12864的控制。LCDC包含功能寄存器、控制逻辑、时序控制器三个模块，拥有一个Avalon从控接口和Avalon主控接口（如图2所示）。系统将图像数据通过SRAM控制器送往SRAM存储。LCDC面向处理器NiosII提供Avalon从控接口，此时NiosII作为主设备,LCDC作为从设备oNiosII通过从控接口对LCDC的功能寄存器模块进行设置配置，

7、功能寄存器包括传输模式（串、并）选择，片选、复位、使能等基本操作，集成18条用户指令集；NiosII启动SRAM控制器读取SRAM内的数据，SRAM控制器通过Avalon从控接口上传数据到总线，LCDC面向SRAM控制器提供主控接口，读取Avalon总线数据。LCDC根据功能寄存器的内容产生控制逻辑，并按12864的需求通过时序控制器提供工作时序信号，发送指令，传输图像数据。五、液晶硬件电路LCD12864显示内容为128列X64行，支持黄绿两种颜色显示，支持并行（8位）和串行数据通信。LCD12864共有20个引脚，DB0〜

8、DB7为8位数据端口，在并行模式下接受指令和图像数据；PSB为串、并选择端，RET为复位；RS（CS）为并行的指令或数据选择信号（串行的片选信号）；R/W（SID）为并行的读写选择信号（串行的数据口）；E（CLK）为并行的使能信号（串行的同步时钟），以上端口直接连到FPGAo