欢迎来到天天文库
浏览记录
ID:32694053
大小:14.64 MB
页数:333页
时间:2019-02-14
《相关对于高等模拟集成电路》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、1CMOS模拟集成电路基础虽然模拟电路在早期主要是基于双极型电路,但随着CMOS工艺技术的不断发展,以及对数模混合集成电路需求的日益增长,采用与数字电路兼容的标准CMOS工艺实现模拟电路已成为一种必然的趋势。MOS器件的速度逐渐提高,加之MOS工艺本身在成本、功耗及集成度等方面的优势,随着各种更易于集成的新型电路的出现,CMOS电路在模拟集成电路方面显示出越来越大的发展潜力。本章从MOS器件的基本特性及其模型入手,重点分析MOS器件构成的CMOS基本放大电路、电流源电路的原理及特性,进而对模拟电路
2、的基本单元,即运算放大器电路的组成及特性,进行较深入的研究,同时对模拟电路中常用的基准电压源电路及模拟开关电路进行简要分析和介绍。本章内容是CMOS模拟集成电路的基础,可帮助读者较容易地进入后续各章内容的学习。1.1MOS器件基础及器件模型MOS场效应晶体管是组成CMOS集成电路的基本元器件,器件的物理模型和数学模型是合理、准确地设计集成电路的基础。1.1.1结构及工作原理组成CMOS电路的有源器件是N沟道增强型和P沟道增强型MOS场效应晶体管,分别简称为NMOS管和PMOS管。图1.1.1显示了
3、一个NMOS管的物理结构图及其电路符号。在P型衬底上有两个N型重掺杂区,称为源区和漏区。源区、漏区之间的硅表层是形成感应沟道的区域,沟道区表面覆盖一层SiO2绝缘层,将其上方的多晶高等模拟集成电路2硅栅极与沟道隔离开来。沟道的长度和宽度分别用L和W表示。这种场效应管也叫做绝缘栅型场效应管。CMOS器件的制作工艺过程请参见第7章的内容。图1.1.1NMOS管的物理结构图及其电路符号图1.1.1所示的NMOS管的工作原理如下:可以看到,栅极与衬底之间通过SiO2绝缘层构成了一个平行板电容器。当栅极与衬
4、底间存在电压时,与栅极相对的衬底表面就会产生感应电荷。考虑源极与衬底连接起来的情况,此时衬底与源极等电位。当栅源电压VGS>0时,P型衬底中的电子被吸引到表面,首先与表面的空穴复合,形成耗尽层;当VGS继续增加,更多的电子聚集到表面,使得该区域内的电子成为多数载流子,表面层由P型转变为N型,也称为反型层。反型层将源区、漏区连接起来,成为导电沟道。参见图1.1.2。导电沟道开始形成时所对应的栅源电压VGS叫做阈值电压或开启电压,记作VTH。VGS越大,形成的沟道越厚,沟道的电阻越小。在沟道形成之前,
5、即VGS<VTH,源漏区之间没有导电通道,因此没有电流流过。当形成沟道以后,即VGS>VTH,只要源漏之间的电压VDS>0,就会有电流从漏极通过导电沟道流向源极,形成漏极电流ID。由于从漏极沿沟道到源极会产生压降,因此沟道上的各点与栅极的电压差不再相等,沟道图1.1.2沟道的形成的厚度也就不再均匀,靠近漏极端的沟道最薄,靠近源极端的沟道最厚,如图1.1.3(a)所示。此时VDS<VGS-VTH,虽然沟道的形状略有变化,但当VGS一定时,沟道电阻基本不变,漏极电流ID随VDS线性增加,对应于图1.1
6、.41CMOS模拟集成电路基础3图1.1.3VDS对沟道的影响所示输出特性中的可变电阻区,也称为线性区(linearregion)或三极管区(trioderegion)。随着漏极电压的增加,漏端的沟道越来越薄。当漏端沟道的厚度减为零时,沟道夹断,此时栅极与漏极的电压VGD=VTH,即VDS=VGS-VTH,如图1.1.3(b)所示。沟道被夹断以后,若VDS继续增加,即VDS>VGS-VTH,则沟道的夹断点向源极方向移动,漏极附近出现由耗尽层构成的夹断区,如图1.1.3(c)所示。由于夹断点与栅极之
7、间的电压始终是VTH,因此加在沟道上的电压也不发生变化,增加的压降全部落在夹断区上。此时的漏极电流ID应该保持不变。但随着VDS的增加,夹断区增大,沟道的长度减小,沟道电阻略有减小,因此,漏极电流ID随VDS的增加也略有增加。这就是沟道长度调制效应。沟道长度L越小,沟道长度调制效应越明显;L越大,恒流特性越好。该区域的输出特性对应高等模拟集成电路4于图1.1.4所示曲线的饱和区(saturationregion),又称为夹断区(pinchoffregion)。通常称VGS-VTH为过驱电压(ove
8、rdrive),用VOV表示,有时为方便起见,在电路分析过程中常用VOV代替VGS-VTH。在可变电阻区,漏极电流ID与VDS的关系表示为KNW2ID=[2(VGS-VTH)VDS-VDS]2L图1.1.4NMOS管输出特性(1.1.1)其中KN=μnCox,称为NMOS管本征导电因子;μn为沟道电子迁移率;Cox是栅氧化层的单位面积电容;W/L是MOS管的宽长比。从式(1.1.1)可以看出,当VDS较小时,可不考虑二阶效应,即忽略其平方项。这时ID与VDS近似呈线性关系,源漏之间
此文档下载收益归作者所有