毕业论文-基于fpga的sdram实验说明书.docx

毕业论文-基于fpga的sdram实验说明书.docx

ID:32611963

大小:69.89 KB

页数:41页

时间:2019-02-13

毕业论文-基于fpga的sdram实验说明书.docx_第1页
毕业论文-基于fpga的sdram实验说明书.docx_第2页
毕业论文-基于fpga的sdram实验说明书.docx_第3页
毕业论文-基于fpga的sdram实验说明书.docx_第4页
毕业论文-基于fpga的sdram实验说明书.docx_第5页
资源描述:

《毕业论文-基于fpga的sdram实验说明书.docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、//megafunctionwizard:%ALTPLL%//GENERATION:STANDARD//VERSION:WM1.0//MODULE:altpll//============================================================//FileName:clk_ctrl.v//MegafunctionName(s)://altpll////SimulationLibraryFiles(s)://altera_mf//============================================

2、================//************************************************************//THISISAWIZARD-GENERATEDFILE.DONOTEDITTHISFILE!////11.0Build20807/03/2011SP1SJFullVersion//************************************************************//Copyright(C)1991-2011AlteraCorporation//Youruseo

3、fAlteraCorporation'sdesigntools,logicfunctions//andothersoftwareandtools,anditsAMPPpartnerlogic//functions,andanyoutputfilesfromanyoftheforegoing//(includingdeviceprogrammingorsimulationfiles),andany//associateddocumentationorinformationareexpresslysubject//tothetermsandcondition

4、softheAlteraProgramLicense//SubscriptionAgreement,AlteraMegaCoreFunctionLicense//Agreement,orotherapplicablelicenseagreement,including,//withoutlimitation,thatyouruseisforthesolepurposeof//programminglogicdevicesmanufacturedbyAlteraandsoldby//Alteraoritsauthorizeddistributors.Ple

5、aserefertothe//applicableagreementforfurtherdetails.//synopsystranslate_off`timescale1ps/1ps//synopsystranslate_onmoduleclk_ctrl(areset,inclk0,c0,c1,c2,41locked);inputareset;inputinclk0;outputc0;outputc1;outputc2;outputlocked;`ifndefALTERA_RESERVED_QIS//synopsystranslate_off`endi

6、ftri0areset;`ifndefALTERA_RESERVED_QIS//synopsystranslate_on`endifwire[5:0]sub_wire0;wiresub_wire2;wire[0:0]sub_wire7=1'h0;wire[2:2]sub_wire4=sub_wire0[2:2];wire[0:0]sub_wire3=sub_wire0[0:0];wire[1:1]sub_wire1=sub_wire0[1:1];wirec1=sub_wire1;wirelocked=sub_wire2;wirec0=sub_wire3;

7、wirec2=sub_wire4;wiresub_wire5=inclk0;wire[1:0]sub_wire6={sub_wire7,sub_wire5};altpllaltpll_component(.areset(areset),.inclk(sub_wire6),.clk(sub_wire0),.locked(sub_wire2),.activeclock(),.clkbad(),.clkena({6{1'b1}}),.clkloss(),.clkswitch(1'b0),.configupdate(1'b0),.enable0(),.enabl

8、e1(),.extclk(),.extclkena({4{1'b1}}),41.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。