基于以太网的高速实时数据采集与传输系统设计

基于以太网的高速实时数据采集与传输系统设计

ID:32527255

大小:10.28 MB

页数:69页

时间:2019-02-11

基于以太网的高速实时数据采集与传输系统设计_第1页
基于以太网的高速实时数据采集与传输系统设计_第2页
基于以太网的高速实时数据采集与传输系统设计_第3页
基于以太网的高速实时数据采集与传输系统设计_第4页
基于以太网的高速实时数据采集与传输系统设计_第5页
资源描述:

《基于以太网的高速实时数据采集与传输系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学位论文的主要创新点一、设计高速模数转换器相关硬件电路,并在此基础上通过FPGA对外部电路提供的+5V范围内的正弦信号完成50MSPS的数据采集、存储与FIR滤波预处理。二、利用SOPC技术构建嵌入式网络硬件平台,在FPGA中内嵌NiosII软核处理器,使用硬件逻辑并通过UDP/IP协议实现由FPGA到PC的数据传输系统设计。摘要数据采集系统搭建了由模拟世界通往数字世界的桥梁,并伴随着微电子技术和计算机技术的发展,渗透到科研、生产和生活的多个领域,得到了广泛的应用。而工业化水平和信息技术的不断提升,对系统性能提出了

2、更高的要求,具备更高采集精度和传输速度的数据采集系统逐步成为研究的热点。本文介绍了数据采集系统的相关概念以及组成结构,并针对日常生活以及工业生产中常使用的土5V范围的正弦模拟信号,设计了一种成本低、性能高、实时性强、灵活性好的以FPGA为主控单元的数据采集、预处理以及传输的硬件平台。首先为使模数转换器达到最佳转换性能,通过设计模数转换器前端衰减电路,完成外部输入模拟信号到模数转换器输入量程的匹配;其次通过FPGA内部的硬件资源利用窗函数法设计FIR滤波器,完成对采集数据的预处理;最后通过Altera公司的SOPCB

3、uilder工具构建以嵌入式软核处理器NiosII为主控单元的以太网高速实时数据传输平台,并结合干兆网PHY芯片完成预处理后的数据由FPGA至PC的传输系统设计。整体方案采用AnalogDevice公司的高速模数转换器AD9226、Marvell(美满)公司千兆网PHY芯片88E111l以及Altera公司的CycloneII系列的FPGA构建硬件平台,以QuartusII以及NiosII集成开发环境(IDE)为软件平台,并利用硬件描述语言(verilog)和C语言完成整个系统设计。最终将采集数据通过干兆以太网发送

4、至上位机,便于数据的后期分析与处理。经数据传输测试实验表明,被测数据可实时的传至上位机,满足设计要求,具有一定的实用价值。关键词:数据采集;FIR滤波;FPGA;NiosII软核;千兆网Abs仃actThedataacquisitionsystembuildsabridgeconnectingtheanalogworldtothedigitalworld.Withthedevelopmentofthemicro-electronicandcomputingtechnologies,thedataacquisitio

5、nsystemhasbeenwidelyusedinvariousfieldsincludingthescienceandresearch,production,anddanyfife.Theimprovementoftheindustrializationlevelandinformationlevelposeshigherdermndsforsystemperformance.Thedataacquisitionsystemwithhighacquisitionprecisionandtransmissions

6、peedhasbecomeahotresearchtopic.Thispaperdescribestheconceptsandstructureofthedataacquisitionsystemanddesignsahardwareplatformforprocessinganalogsignalsinda坶lifeandinduslrialproduction.WiththeFieldProgrammableGateArmy(FPGA)asthemaincon901unit,thisplatformintegr

7、atesdataacquisition、pre-processandlransmissionfunctions,aswellasfeaturesbwcostS,highperformance,goodreal—timenessandflexibility.First,theattenuationcircuitinthe丘ontoftheanalog·to-digitalconvertorconvertstheexternalanalogsignalstothedigitalsignalsbasedonthespec

8、ificmatchingrule.Then,thefiniteimpulserespomefilterwithintheFPGAisusedtopre—processcollecteddata.Intheend,SOPCBuilderofAlteraisusedtoconstructahigh-speedEthernetlrammissionphtformw

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。