数字电容测试仪

数字电容测试仪

ID:32510791

大小:895.50 KB

页数:11页

时间:2019-02-10

数字电容测试仪_第1页
数字电容测试仪_第2页
数字电容测试仪_第3页
数字电容测试仪_第4页
数字电容测试仪_第5页
资源描述:

《数字电容测试仪》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、.设计课题:数字式测容仪指导老师:陈坚学号:09042217专业:电子信息工程姓名:周辉时间:2011年6月6日...数字电容测量仪一、摘要电容器在电子线路中得到广泛的应用,它的容值对电路的性能有重要的影响,本次课程设计就是用数字显示的方式对电容的容值进行精确的测量。本设计使用两个555定时器,其中一个555定时器作为时基电路,产生一个1000Hz的脉冲信号,通过两片74LS90进行脉冲扩展100倍,得到一个频率为10Hz的脉冲信号,作为时基信号,电容作为标准电容;另一个555定时器搭建成多谐振荡器,通过电容充放电产生固定周期的脉波,作为计数脉冲;将计数脉冲接

2、到74LS90构成的4位计数器的低位的计数脉冲输入端进行计数,每个74LS90的四个输出端接到数码管进行显示,用置数法对74LS90赋初值;采用直流稳压为系统提供+5V电压。由于单稳态触发器的输出脉宽与电容C成正比,把电容C转换成宽度为的矩形脉冲,然后将其作为闸门信号控制计数器标准频率脉冲的个数,并送给锁存器,经过74LS47译码后,就可以用数码管显示电容的容值。二、设计内容及要求(1)设计一个能测量电容范围为1μF~100μF之间的电容测量仪;(2)用两个数码管显示;(3)测量精度要求±10%。三、器件选择...555定时器2片集成芯片74LS904片集成芯

3、片74LS001片集成芯片74LS1231片集成芯片74LS2731片译码管73LS472片LED数码管2个学生电源1个导线、电容若干四、...一、设计原理该电路采用电容比较的方法,以已知的标准电容来测量未知的待测电容,用还有标准电容的555定时器构建的多谐振荡器产生一个频率约为1000Hz的脉冲信号,利用74LS90的十进制计数功能,经过两片74LS90集成芯片对信号进行频率扩展100倍,得到频率为10Hz的脉冲信号;另外一个555定时器搭建的含有未知电容的多谐振荡器产生一个脉冲信号,高电平时间约为1s,低电平时间约为0.25s,将送到集成芯片74LS123

4、,得到的长亮短灭的信号与开关与非一次送给集成芯片74LS90,将得到的长灭短亮的信号送给74LS273的CP端;将信号与经过一个与非门送给另外两片74LS90芯片,得到的信号经过触发器74LS273,最后用74LS47进行译码显示,得到的数字就是待测电容的容值。含有待测电容的多谐振荡器产生信号的周期为含有标准电容的多谐振荡器产生信号的周期为如输出有X个高电平,则有:即得只需为10的整数次幂,即=数码管显示的数字即为待测电容的容值。...五、总体框架图待测电容计数器译码管脉冲形成电路清零计数显示电路控制电路时基电路总电路设计框图六、各单元电路设计及其原理6.15

5、55定时器组成的时基电路用555定时器构成的多谐振荡器如右图。多谐振荡器只有两个暂稳态。假设当电源接通后,电路处于某一暂稳态,电容C上电压UC略低于,Uo输出高电平,V1截止,电源通过R1、R2给电容C充电。随着充电的进行UC逐渐增高,但只要,输出电压Uo就一直保持高电平不变,这就是第一个暂稳态。当电容C上的电压UC略微超过时(即U6和U2均大于等于时),RS触发器置...0,使输出电压Uo从原来的高电平翻转到低电平,即Uo=0,V1导通饱和,此时电容C通过R2和V1放电。随着电容C放电,UC下降,但只要,Uo就一直保持低电平不变,这就是第二个暂稳态。当UC下

6、降到略微低于时,RS触发器置1,电路输出又变为Uo=1,V1截止,电容C再次充电,又重复上述过程,电路输出便得到周期性的矩形脉冲。高电平时间:tPh≈0.7(R1+R2)C低电平时间:tPL≈0.7R2C振荡周期:T=tPh+tPL≈0.7(R1+2R2)C占空系数:D=tPh/T=(R1+R2)/(R1+2R2)当R2>>R1时,多谐振荡器波形图占空系数近似为50%其工作波形下右图所示。C0时基电路设计图...时基电路有555定时器搭建的多谐振荡器和两片74LS90组成,多谐振荡器产生的信号为频率为1000Hz的脉冲信号,经过两片74LS90计数器后得到频率

7、为10Hz的信号,作为基准信号频率。时基电路555振荡器产生的信号波形:经过两片74LS90计数器后的信号波形(信号扩展100倍)...6.2有待测电容的多谐振荡器的脉冲形成电路Cx含有待测电容的脉冲形成电路有待测电容的多谐振荡器产生的信号波形...6.3锁存器的工作原理74LS273是带有清除端的8D触发器,只有在清除端保持高电平时,才有锁存功能,锁存控制端为11脚CLK,采用上升沿触发。本实验它用于将来自前面74LS90芯片频率扩展的信号保存下来,并传输到74LS47芯片作为译码器的译码信号。74LS273功能表74LS273管脚图6.4译码器的工作原理译

8、码器输出与输入代码有唯一的对应关系。7

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。