基于cpld的数字化超声冲击装置研究

基于cpld的数字化超声冲击装置研究

ID:32465183

大小:2.14 MB

页数:48页

时间:2019-02-06

基于cpld的数字化超声冲击装置研究_第1页
基于cpld的数字化超声冲击装置研究_第2页
基于cpld的数字化超声冲击装置研究_第3页
基于cpld的数字化超声冲击装置研究_第4页
基于cpld的数字化超声冲击装置研究_第5页
资源描述:

《基于cpld的数字化超声冲击装置研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中文摘要超声冲击技术是近几年发展起来的一项新技术,对于提高焊接之后接头的疲劳强度,延长疲劳寿命具有显著的作用。目前,超声冲击技术由于其执行机构轻巧、噪音小、效率高、成本低且节能等诸多优势,已成为一种理想的焊后改善接头疲劳性能的方法。随着现代电子技术的发展,数字化的超声冲击机是发展的必然趋势。本教研室研究的数字化超声冲击机主要包括电源主电路的数字化、控制电路的数字化和人机交互技术。本课题在理论分析的基础上,应用CPLD(复杂可编程逻辑器件)和VHDL(硬件描述语言)技术,对数字化超声冲击机的死区形成逻辑电路(控制电路)和显示系统(人机交互技术)进行模块化设计。首先,本文介绍了可编程逻辑器件

2、CPLD的发展、应用以及分类。简要说明了可编程逻辑器件的编译环境和硬件描述语言,深入分析了CPLD和VHDL技术,为死区形成和显示系统设计提供了理论依据。其次,根据CPLD的开发流程和超声冲击机控制电路的工作要求,对传统设计方法和应用CPLD进行设计进行了的分析,将超声冲击机中的死区形成硬件逻辑电路通过VHDL语言来实现,完成了死区形成的模块化设计。最后,本文讲述了串行和并行通信协议,深入分析UART的工作原理和基本的UART帧格式,并根据串行通讯协议,研究应用CPLD实现串行通信的方法,实现了超声冲击机的DSP外围通信的UART功能模块化设计;根据LCD的技术参数和实际显示的需要,运用

3、VHDL进行了显示编程,从而完成了超声冲击机的整个显示系统设计。联机试验表明,本文设计的死区形成逻辑电路,工作可靠稳定,显示系统能够满足实际要求。由于使用了CPLD技术和VHDL语言的电路设计方法,设计的集成度和可靠性高,并且设计灵活性大,为以后的研究工作提供了实验基础。关键词:CPLD超声冲击VHDL死区显示ABSTRACTUltrasonicpeeningtreatmentⅣPT)isanewtechnologydevelopedinrecentyears.Itplaysaprominentroleinimprovingthefatiguestrengthofweldedjoints

4、andfatiguelife.Asforitsadvantagesofhandyequipment,littlenoise,highefficiency,lowcostandenergysaving,ithasbeenoneoftheperfectpost-weldtreatmentsforimprovingthefatigueperformanceofthejoints.Withthedevelopmentofmodemelectronictechnology,DigitalU_PTistheinevitabletrend.DigitalUPTincludesdigitalizatio

5、nofpowercircuit,controlcircuitandman—machineinteractionsystem.Thisthesisdesigneddeadlogicmodule(controlcircuit)anddisplaysystemmodule(man—machineinteraction)onthebasicoftheoreticalanalysis,applyingCPLD(ComplexProgrammableLogicDevice)andVHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguag

6、e).Firstly,thedevelopment,applicationandclassificationofCPLDwereintroduced.CompilersettingsofCPLDandVHDLweredescribedindetail.ThedepthanalysisofCPLDandVHDLprovidedatheoreticalbasisfordeadmoduledesignanddisplaysystem.Furthermore,theanalysisoftraditiondesignmethodandCPLDmethodwascarriedonaccordingt

7、oCPLDdevelopmentprocessandUPTcontrolcircuitrequirements.DeadhardwarelogiccircuitWasprogrammedwithVHDL,completingmoduledesignofdeadlogic.Finally,thedepthanalysisofworkingprincipleandthebasicframeformatofUART(UniversalAs

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。