单片微型计算机外设模块设计技术研究

《单片微型计算机外设模块设计技术研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要本文利用自顶向下的正向设计方法，研究使用VerilogHDL语言设计兼容IntelMCS．51系列单片机的外围设备模块。整个设计流程中，设计软件选用Mentor公司的Modelsim编译仿真软件、Synplicity公司的SynplifyPRO综合软件及Altera公司的QuartusFPGA开发平台，在软件开发环境中完成单片微型计算机外设模块的前端代码设计、功能仿真验证、最终综合于Altera公司Cyclone系列FPGA(FieldProgrammableGateArray)芯片上，实现与IntelMCS．51完全兼容的HP．51型单片微型计算机外围设备模块。本文首先介绍了

2、单片微型计算机的发展历史、应用方向、发展趋势以及大规模数字集成电路一般的设计流程；接着详细说明了本项目设计的HP．51型单片微型计算机的特点、架构及其指令、时序和中断系统，并重点分析说明了该型单片微型计算机的外设模块的功能、结构及工作方式；然后详细说明了串行通信接口、定时／计数器两个外设模块的设计过程，并给出了外设模块各子功能模块的输入输出端口、部分HDL源代码、详细的模块功能仿真波形图和RTL级电路图。本文对传统的串行通信接口进行了两点的改进：首先在串行接口接收数据前，先对串行数据进行过滤噪声干扰处理；接着通过一个自适应波特率发生器自动侦测出串行数据波特率，直接可以将波特率除数输

3、入给串行通信接口控制寄存器。同时将除去噪声干扰的纯净串行数据输入给串行通信接口，这样大大增强了串行口的抗噪声性能。这也是本文的创新点所在。利用VerilogHDL硬件描述语言编写设计源代码，并且在设计过程中进行充分的仿真和验证，本文所采用的设计思想、设计方法都是围绕着功能正确性、可重用性及可移植性等几个原则展开的。采用硬件描述语言设计电子系统是近年来十分流行的方法，非常适合于描述大规模数字集成电路系统，特别是在SoC(SystemonChip)设计中。本文设计的外设模块具有较好的可复用性，完全可以应用于与805l工业标准相兼容的其他单片机设计中。关键词：通用异步接收发送器，异步通信

4、，硬件描述语言，现场可编程门阵列，串行通信接口，定时计数器Abstract。。。。。。。。‘‘‘‘。‘。。一mini。。。。’_____●。。。。。。-。。。-__I__I_-_---_-_-__---____●____-_●______---_______-l-_-_-______-●___---_-．______●__-___-一Thisthesisadoptsthe“Top-Down’’methodtodesigntheperipheraldevicesmodulesofHP-51MCUwhichcompatiblewiththeIntelMCS．8051MCU．Theaut

5、horselectstheModelsimasthefunctionalsimulationsoftwareandtheSynplifyPROasthesynthesizersoftwareandOuartusaStheFPGAdevelopingplatform．Allthetaskssuchaswritingsoursecode，functionalsimulationarecompletedinthesoftwareenvironments．Atthelast．synthesizedthedesignontheAlteraCyclonechip，andcompletedthe

6、frontsorcecodedesignoftheperipheralmodules．Firstly,thethesisintroducesthehistoryofMCU、implementationorientation、developpmenttrendsandthecommonmethodsofdesignverylargescaledigitalintegratedcircuits；thenintroducestheHP·51’Sarchitecturecharacteristics、instructionsaggregate、interruptsystems，lastau

7、thoranalyzestheperipheralmodules’function、architectureandtheworkingmodeoftheHP-51MCUindetailed．InthisthesisauthorexplanstheprocessesofdesignSerialCommunicationInterfaceandTimersdetailedly,includingliststheI／OportsofeverySub-functionalmo