智能变电站中合并单元设计的应用

智能变电站中合并单元设计的应用

ID:32307177

大小:5.79 MB

页数:56页

时间:2019-02-03

智能变电站中合并单元设计的应用_第1页
智能变电站中合并单元设计的应用_第2页
智能变电站中合并单元设计的应用_第3页
智能变电站中合并单元设计的应用_第4页
智能变电站中合并单元设计的应用_第5页
资源描述:

《智能变电站中合并单元设计的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要摘要针对智能变电站信息数字化、功能集成化、结构紧凑化的功能要求,设计了一种基于现场可编程门阵列(field.programmablegatearray,FPGA)与高级RISC微处理器(advancedRISCmachines,ARM)的合并单元信号处理系统,实现将模拟采样值(sampledanaloguevalue,SAV)完整、实时地由电子式互感器(electronictransfollller,ET)传输至智能电子设备(intelligentelectronicdevice,IED)。采用了自顶向下的

2、模块化设计方法,将合并单元的信号处理系统划分为三个功能模块:数据接收模块、数据处理模块和数据通信模块,并重点研究后两者的设计方法,具体包括以下内容:(1)分析了IEC60044.8、IEC61850.9.1、IEC61850.9。2等标准对合并单元的定义,建立了合并单元的功能模型,给出合并单元的设计方案;辅处理器FPGA负责多路采样值的同步接收,并集成逻辑判别机制软件实现母线电压的并列或切换;主处理器ARM负责整个信号处理系统的实时控制并将采样值按IEC61850.9.2标准通过以太网发送;(2)结合脉冲同步法

3、和插值同步法,提出了一种基于同步秒脉冲的改进插值同步算法,实现同一合并单元内与不同合并单元间的采样值的时序同步,给出了公式推导和设计方法,通过Matlab仿真验证了理论方法的正确性;(3)基于传统变电站中母线电压并列与切换的模拟逻辑电路,设计了一种通过识别断路器、隔离开关的开关量控制母线电压并列与切换的逻辑判别机制,并在故障时发送告警信息的方案,利用QurtuslI仿真验证了方案的可行性;(4)参考IEC61850.9.2LE通信规约,给出了一种通过预配置采样值控制块SVID实现采样值传输模型灵活定义的特定通信

4、服务映射(specificcommunicationservicemapping,SCSM)方案,实现采样值数据集面向工程间隔灵活配置,同时避免了制造报文规范(manufacturingmessagespecification,MMS)映射的实现困难。为实现采样值以太网通信的完整性和实时性,利用MMSEthereal解析了SAV报文传输内容,提出了验证SAV最大传输延时的测算方法,通过算例分析和OPNETmodeler仿真验证了理论方法的正确性,最后基于智能变电站“故障弱化"的概念,给出智能变电站中不同接线方式

5、下电子式互感器及合并单元的配置方式。关键词:智能变电站;合并单元;IEC61850;嵌入式设计;实时通信东南大学硕士学位论文ABSTRACTInviewoftherequirementsofsmartsubstationfordigitalinformation,integratedfunctionsandcompactstructure,thesignalprocessingsystemofmergingunit(MU)basedonfield—programmablegatearray(FPGA)andad

6、vancedRISCmachines(ARM)isdesigned.Itimplementstheintegrationandreal—timetransmissionofsampledanaloguevalue(SAV)fromtheelectronictransformertotheintelligentelectronicdevice(IED).Designed谢matop-downmodularapproach,thesignalprocessingsystemisdividedintothreefun

7、ctionalmodules,includingdatasamplingmodule,dataprocessingmoduleanddatacommunicationmodule,anditsdesignmethodisstudied.TheauxiliaryprocessorFPGAisresponsibleforsynchronouslysamplingmulti-channeldatafromelectronictransformersandimplmentingtheswitching—overandp

8、aralleloperationofbusbarbyintegratedlogicalcontrolmechanismsoftware;themainARMprocessorisresponsibleforthereal-timecontrolofFPGAandintegrallysendingthesampleddataintheformspecifiedinIEC61850··9·

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。