12位流水线adc的研究和实现

12位流水线adc的研究和实现

ID:32295877

大小:1.43 MB

页数:64页

时间:2019-02-02

12位流水线adc的研究和实现_第1页
12位流水线adc的研究和实现_第2页
12位流水线adc的研究和实现_第3页
12位流水线adc的研究和实现_第4页
12位流水线adc的研究和实现_第5页
资源描述:

《12位流水线adc的研究和实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得暨南大学或其他教育机构的学位或证书而使用过的材料。与我一同r‘作的I司志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。学位论文作者签名签字『二

2、期:年月同学位论文版权使用授权书本学位论文作者完全了解有关保留、使用学位论文的规定,有权保尉并向国家有关部门或机构送交论文的复日l件和磁盘,允许论文被查阅和借阅。本人授权可以将学位论文的全部或部分内容编入

3、有关数据库进行检索,可以采fEfj影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后适用本授权书)学位论文作兹-签名:。≯。1留签字只期:诃年多身厂冗学位论文作者毕业后去向工作单位:通讯地址:导师签名爱君缸签字同期:7椰一年6月“H电话邮编摘要随着集成电路工艺与技术的飞速发展,集成电路已经进入系统级芯片(sOc)阶段。高速、低功耗~D转换器被f。泛地用作模拟IP,特别是在通信和视频处理应用上。本文在0.35um、3.3V数模混合cMOs工艺下设计了一科r采样精度为12比特,工作频率为30MHz的低功耗流水线A/D转换器芯片。本

4、文采用了流水线结构以兼顾高速和低功耗要求,整个~D转换器由11级组成,每级1.5比特,在前三级加入了电容漠差平均技术。并且在设计中还采用了静态功耗较小的动态比较器,其较大的失调误差可以通过数字校正电路得阻校正。运放的设计是流水线~D转换器设计的关键,本文根据~D性能指标要求,通过对A/D转换器的误差分析,得到了运放的增益和带宽约束。为同时实现高增益、大摆幅及高带宽,对传统的拓扑结构的运放在设计上作了改进。整个ADc的各个模块均通过了模拟仿真。最后,版图设计采用了chaneredO.35um硅栅叫层会属卸线的cMOs工艺,整个版图均采,E}j全定制

5、设计方法完成。【关键词】流水线A/D转换器、开关电容、数字校正、乘法数模转换器(MDAC)、电容误差平均、运算跨导放大器(0TA)AbstractWiththerapiddevelopInentofsemiconductortecl】110logy,integratedcircuhhassteppedintoanew啪ofsOc.High-speed,low-powerA/DconvertersarewidelyusedasanalogIP,especiallyi11SOCforcoⅢunicationandvideoprocessing.Int

6、11ispaper,a12bit30MHzlow-powerpipelinedA/DconVerterisdesiglledusingO.35Um3.3VCMOSm政ed—modeprocess.CoIlSider协gthetradeofrbetweenhigh.speedand10w—power,pipel访edarchitect—ureisadopted.Thewh01eADCiscomprisedof11stages,1.5bitper—stage.Inaddition,dynamiccomparatorisadoptedtoe血面nate

7、moststatjcpower.A1thoughsuchacomparatorusuallyhasalargeo舔et,itse腩ctonADCcanbeeliminatedbydigital—error—correction.Thedesignofoperational-aIllplifier(OP)isthekeytorealizethepipeⅡnedADC.TheOP’sconstraintsofgaillaIldb卸dwidthcanbededucedbyanalyzmgtheerroroftheADC.SomemlproveInemh

8、asbeenmade曲thedesignof0Ptobetterbalallcetheneedsoflli曲一gaill,largeswiIlgandhi曲bandwidth.Auoft11en10duksoftlleADCaresuccess血1lysimulated.Intheend,thelayoutofthechipisdesignedinChartered0.35¨mCMOSprocess,andthewholelayoutisrealiZedbyFull—custom.【Keywords】pipel沁d加convener、swnchc

9、apacitor、digitalerrorcorrection、MultiplymgD-AConverter、capacitorermr

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。