【硕士论文】高速芯片内电源网络的电特性研究.pdf

《【硕士论文】高速芯片内电源网络的电特性研究.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、上海交通大学博士学位论文高速芯片内电源网络的电特性研究姓名：刘烨申请学位级别：博士专业：电磁场与微波技术指导教师：李征帆20050101摘要在过去十年中集成电路工艺技术实现了亚微米0.5微米到深亚微米0.35微米的突破并于本世纪初进入超深亚微米0.18-0.05微米的发展阶段随着器件特征尺寸的减小集成规模的扩大和时钟频率的不断提高高速集成电路的信号完整性已成为影响电路性能的重要因素芯片的信号完整性分析包括对互连线反射噪声由阻抗失配通孔及其它互连不连续性引起串扰噪声由信号线通孔及电源/地线的电磁耦合引

2、起和电源网络同步开关噪声等问题的研究同步开关噪声是由于许多芯片内部逻辑门或输出驱动器同时翻转同步开关电流通过直流馈电线公用接地线引出线等流过电源/地网络激发起波动电压又由公共的电源和接地网络耦合到芯片中的其它单元电路引起的本文工作围绕高速集成电路信号完整性电源完整性分析展开包括对互连线电源/地线的分布参数提取互连线瞬态响应分析芯片电源网络同步开关噪声分析和大规模电路模型降阶技术的研究主要包括以下内容针对芯片电源网络结构的特点即每一层上的电源线和地线交替分布不同布线层上电源线的走向相互垂直具有周期性的

3、特征本文提出沿电源线方向选取一个周期单元进行三维静电场分析采取矩量法结合正交函数展开得到的格林函数求解周期单元的平均电容另外根据电源网络对称性的特点对周期单元在适当的位置添加电壁和磁壁可以有效减小计算规模周期单元的格林函数为双重无穷级数求和形式收敛非常缓慢为了加速格林函数的计算效率本文研究了两种数值计算方法即Pade逼近和非线性Shanks变换从计算实践来看两种方法都能有效地加速无穷级数的收敛有效提高了分布电容参数的求取效率且具有较高的计算精度对双重级数及部分和呈现出振荡特性的缓慢收敛的级数非线性S

4、hanks变换具有更为有效的加速收敛效果电源网络DI噪声与网络上的分布电感参数密切相关准确提取电感参数是进行噪声分析的基础由于电源网络结构复杂不能定义明确的电流回路因此不能采用传统的回路电感计算方法本文采用三维电感模型计算网络的部分电感矩阵计算得到的部分电感矩阵为稠密矩阵为了提高噪声分析的计算效率需要对该稠密矩阵进行稀疏化由于电感参数不具有电容参数的局部特性直接抛去部分电感矩阵中较小的元素来稀疏化矩阵会导致矩阵非正定并在接下来的电路仿真中引入正极点本文采用双重求逆的稀疏化方法即对部分电感矩阵的逆矩阵

5、再次求逆后并进行稀疏化这种方法虽然增加了矩阵变换的计算时间但是能够保证稀疏矩阵的稳定性本文采用频变电感的计算方法分析非交替交替和成对分布的电源网络的电感随导体线宽的变化及在0~20GHz随频率变化的特性以对电源网络的设计提供一定的参考依据得到芯片内电源网络的分布参数后本文采用PEEC方法对其进行建模电源线网络和地线网络通过去耦电容和互电感相互耦合进行噪声分析时需要对两个网络同时分析为了提高分析效率本文引入新的电路节点对电源线网络和地线网络去耦以达到模型化简的目的同时给出噪声分析中器件的去耦电容和电流

6、源模型由于网络中独立源的数量非常多传统的多端口模型降阶算法对这种情况的处理并不是很有效本文应用扩展的Krylov子空间方法对线性电路进行缩减以提高电路分析的效率本文最后对互连线的瞬态响应分析作了一定的探讨采用二维电感模型计算了带接地导体的有耗互连线的频变阻抗阻抗函数用分式多项式近似并表示为串接的并联电阻电感的福斯特电路形式考虑互连线分布电容参数并根据多个频点阻抗值用有限数量极点综合得到互连线单位长度的等效电路模型采用该模型进行互连线时域响应分析的优点在于等效电路模型便于与其他电路模型结合采用通用的电

7、路求解方法进行大规模电路的时域分析基于上述各种分析方法作者都编写了相应的计算机程序分析了一些具体实例并将部分结果与文献或其它方法的结果进行了比较关键词集成电路电源网络互连线信号完整性同步开关噪声模型降阶ABSTRACTIntegratedcircuitstechnologyhasmadeagreatbreakthroughfromsub-microntodeepsub-micronprocessinthelastdecade.Therecenttechnologyadvanceintothevery

8、deepsubmicronregimehasbroughtthenoiseandsignalintegrityissuesintothespotlight.Steadilydecreasingfeaturesize,ever-increasingclockfrequencyandintegrationdensitymaketoday’sintegratedcircuitsdesignsvulnerabletointerconnectrelatedperformance