【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf

【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf

ID:32032668

大小:2.76 MB

页数:85页

时间:2019-01-30

【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf_第1页
【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf_第2页
【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf_第3页
【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf_第4页
【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf_第5页
资源描述:

《【硕士论文】基于数据通路各运算部件的通用数字信号处理器设计与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、Y779858分类号:密级:单位代码:10422学:=}:⑧∥▲东’,番硕士学位论文ShandongUniversityJaster’sThesiS论文题目:基于数据通路各运算部件的通用数字信号处理器设计与实现作者姓名姚军专业微电子学与固体电子学指导教师姓名孥业技术职务林兆军教授陈杰研究员2005年3月20日山东太学硕士学位论文摘要伴随着微电子学,数字信号处理技术和计算机技术等学科的飞速发展而产生的数字信号处理器(DSP),是一种体现这三个学科综合研究成果的新型微处理器。微电子技术突飞猛进,工艺特征尺寸以减小到0.18微米以下

2、,O.13微米的工艺已经成熟,目前已经下降到90纳米的水平。基于集成电路工艺的提升,代表集成电路发展水平的微处理器也不断的更新换代,性能越来越高。数字信号处理器的发展更是如此。本文介绍了自行设计的一款商性能16位定点通用DSP。研究的重点是基于DSP数据通路如何设计和实现各运算部件单元。在体系结构设计上,采用6级流水线,使流水线的控制相对简单,流水线的吞吐率也较高:总线结构采用改进的哈佛结构,能够保证DSP有足够的数据吞吐率,为计算部件提供数据;采用高速的乘累加累减单元,保证单时钟周期完成一次乘累加累减运算;采用并行技术,单时

3、钟内完成一次运算和从存储器读取两个操作数:采用“零开销”循环技术,提高循环指令执行的效率:采用延迟转移,提高流水线的吞吐率;采用后变址寻址和位反寻址技术,提高访存指令的效率。在行为级描述上,从数据通路和控制通路两个方面分别对DSP进行行为建模。本文简要的总结了通用DSP处理器设计方法与具体流程,为以后的设计者提供了参考,使得设计过程中任务清晰。本文还探讨了一些关于芯片验证和测试的测试方法。关键字:数字信号处理(DSP),设计方法,乘法累加累减单元,实时信号处理,高速ALU部件山东大学硕士学位论文ABSTRACTWithther

4、apiddevelopmentofmicroelectronics,digitalsignalprocessingtechnologiesandcomputertechnologies,DigitalSignalProcessoremerged.Asthetechnologymakesprogressrapidlyinmicroelcctronics,thefeaturesizehasbeenreducedbelow0.18um,even0.13umandthetechnologyoffeaturesizeO.09umhasb

5、eenpopular.Based0ntheimprovementoftechnology,themicroprocessorwhichrepresentstheleveloftheintegratedcircuitisupdatedconstantlyandbecomesstrongerandstronger,soasthedevelopmentofDSP.A16-bitfixed-pointDSPwithhighperformanceisintroduced.Thefocusofthisthesisistodesignand

6、implementthecomputationalunitbasedondatapathofDSP.Asix—levelpipeliningisusedwhendesigningthearchitecture,whichpredigeststhecontrolofpipelinewithoutlossofperformance.ThebusarchitectureaccordswithModifiedHarvardarchitecturewhichcanprovideenoughdatarateforcomputingunit

7、s.TheMACunitoftheDSPisfastenoughtoaccomplishamultiplicationandanaccumulation.TheparalleltechnologyisusedsothattheDSPcandoacomputationandgettwooprandsfromon·chipmemoryinasinglecycle.Zero—overheadloopisimplementedanddelaybranchisrealizedtomakethepipelinemoreefficient.

8、Behavioralmodelsaremadefordatapathandcontrolpath.Tofunctionasareferenceonprojectscheduling,taskpartitioningforfuturedesigner,asetofmethodo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。