【硕士论文】基于FPGA的软件无线电DDC设计.pdf

《【硕士论文】基于FPGA的软件无线电DDC设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、摘要基于FPGA的软件无线电DDC设计作者简介：陈卓，男，1983年7月生，师从成都理工大学陈金鹰教授，2008年6月毕业于成都理工大学通信与信息系统专业，获得工学硕士学位。摘要软件无线电DDC(数字下变频)系统作为前端ADC与后端通用DSP器件之间的桥梁，通过降低数据流的速率，把低速数据送给后端通用DSP器件进行处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用DDC芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。FPGA工艺发展迅速，处理能力大大增强，相

2、对于ASIC、DSP来说具有吞吐量高、丌发周期短、可实现在线重构等诸多优势。正因为这些优点，使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。本次设计的目标是在一块FPGA芯片上实现单通道数字下变频系统。现阶段主要对软件无线电数字下变频器的FPGA实现方法进行了研究分析，重点完成了其主要模块的设计和仿真以及初步的系统级验证。论文首先对软件无线电数字下变频的国内外现状进行了分析，然后对FPGA实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下

3、变频的NCO、混频、CIC、HB、FIR模块的实现方法进行深入研究，在MATLAB中设定整体系统方案、完成模块划分和接口定义，并对部分模块建立数学模型并仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问的性能制约，从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化。最后通过使用编写Verilog程序和调用部分IPCore相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。关键词：数字下变频软件无线电数字滤波器DDSFPG

4、A成都理1：大学硕士学位论文TheDesignofDjgjtalDown-ConVenerBasedonFPGAIntroductionoftheauthor：Chenzhuo，male，wasbominJuly，1983whosetutorwasProfessorChenJinying．HegraduatedftomChengduUniVersityof7rechnologyinComunicationand11lformationSystemmajorandwasgrantedtheMasterDe铲eeinJune．2008．AB

5、STRACTTheDDC(DigitalDown．Converter)inSoRwareRadiosystemcanreducetheJ．ateofdataflow，andsendthjslow—speeddatatotheDSPdeviceswhichcanprocessthisdatanuentlV．DDCasabridgebetweentheADCandtheDSPdevices，itspe怕瑚ancewillhaveadirectimpactonthestabilityofSoftwareRadiosVstem．Thededic

6、ated【)【)Cchipshavemanyadvantages，suchasthestableperfb肌anceandthehigllerproponionofextraction，butthehi曲priceandtheweakflexibilitycaIl’tfullyreflectthefeaturesoftheSoftwareRadio．DuetotherapiddevelopmentofFPGA，thepe怕锄anceofFPGAhasbeen盯eatlVenhanced．RelativetOtheASICandDSP，F

7、PGA’shigh—throughput，shOndeVelopmentcycleandOnlineremodelingmakingitplaVsanimpOrtantroleinSoftwareRadio’sresearchmentanddevelopment．1medesignaimistorealizeasinglechannelDDCchipwithFPGA．Theimplementation0ftheDDCinSo仃wafeRadiosystembaSeonFPGAhasbeenanalVzed．Themainmodules’

8、designandsimulatiOnhavebeencompleted．ThepreliminarVsystem．1evelverificationalsocompleted．Illthisthesis，