欢迎来到天天文库
浏览记录
ID:31998458
大小:1.01 MB
页数:100页
时间:2019-01-30
《第4章 课后复习》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第4章存储器课后复习目录(-)本章复习提示(二)课后习题参考答案(一)本章复习提示1.存储系统的层次结构Cache-主存和主存-辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点第4章存储器缓存主存层次和主存辅存层次缓存CPU主存辅存10ns20ns200nsms缓存主存辅存主存虚拟存储器虚地址逻辑地址实地址物理地址主存储器(速度)(容量)1.存储系统的层次结构Cache-主存和主存-辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点2.主存、Cache、磁表面存储器的工作原理及技术指标第4章存储器3.半导体存储
2、芯片的外特性以及与CPU的连接存储器与CPU的连接(1)地址线的连接(2)数据线的连接(3)读/写线的连接(4)片选线的连接(5)合理选用芯片(6)其他时序、负载例设CPU有16根地址线,8根数据线,MREQ访存控制信号(低电平有效),WR读/写控制信号(高电平为读,低电平为写)RAM:1K×4位;4K×8位;8K×8位ROM:2K×8位;4K×8位;8K×8位74LS138译码器和各种门电路画出CPU与存储器的连接图,要求①主存地址空间分配:6000H~67FFH为系统程序区;6800H~6BFFH为用户程序区。②合理选用上述存储芯片
3、,说明各选几片?③详细画出存储芯片的片选逻辑图。解:(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位(3)分配地址线A10~A0接2K×8位ROM的地址线A9~A0接1K×4位RAM的地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…A4A3…A0
4、…01100111111111110110100000000000…01101011111111112K×8位1片ROM1K×4位2片RAM2K×8位ROM1K×4位RAM1K×4位RAM………&PD/ProgrY5Y4G1CBAG2BG2A....MREQA14A15A13A12A11A10A9A0..D7D4D3D0WR………..(5)CPU与存储器的连接图………1.存储系统的层次结构Cache-主存和主存-辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点2.主存、Cache、磁表面存储器的工作原理及技术指标第4章存储
5、器3.半导体存储芯片的外特性以及与CPU的连接4.如何提高访存速度1.对于一定容量的存储器,按字节或字访问的寻址范围是不同的难点第4章存储器如16MB(227位)的存储器按字节寻址按字(16位)寻址按字(32位)寻址224=16M223=8M222=4M寻址范围容量224×=227位223×=227位222×=227位字节寻址字(16位)寻址字(32位)寻址24位23位22位字节地址字节地址2324251.对于一定容量的存储器,按字节或字访问的寻址范围是不同的难点第4章存储器2.多体并行结构存储器顺序编址和交叉编址对访存速度的影响多体并
6、行系统(1)高位交叉M0……M1……M2M3…………体内地址体号体号地址000000000001001111010000010001011111100000100001101111110000110001111111顺序编址各个体并行工作M0地址01……n-1M1nn+1……2n-1M22n2n+13n-1M33n3n+14n-1…………地址译码体内地址体号体号(1)高位交叉M0……M1……M2M3…………体号体内地址地址0000000000010000100000110001000001010001100001111111001111
7、01111110111111(2)低位交叉各个体轮流编址M0地址04……4n-4M115……4n-3M2264n-2M3374n-1…………地址译码体号体内地址体号(2)低位交叉各个体轮流编址低位交叉的特点在不改变存取周期的前提下,增加存储器的带宽时间单体访存周期单体访存周期启动存储体0启动存储体1启动存储体2启动存储体3设四体低位交叉存储器,存取周期为T,总线传输周期为τ,为实现流水线方式存取,应满足T=4τ。连续读取4个字所需的时间为T+(4-1)τ1.对于一定容量的存储器,按字节或字访问的寻址范围是不同的难点第4章存储器2.多体并
8、行结构存储器顺序编址和交叉编址对访存速度的影响3.不同的Cache—主存地址映射,直接影响主存地址字段的分配、替换策略及命中率(1)直接映射每个缓存块i可以和若干个主存块对应每个主存块j只能和一个缓存块对应
此文档下载收益归作者所有