基于amba总线dsp+core异步接口设计论文

基于amba总线dsp+core异步接口设计论文

ID:31981879

大小:846.83 KB

页数:80页

时间:2019-01-30

基于amba总线dsp+core异步接口设计论文_第1页
基于amba总线dsp+core异步接口设计论文_第2页
基于amba总线dsp+core异步接口设计论文_第3页
基于amba总线dsp+core异步接口设计论文_第4页
基于amba总线dsp+core异步接口设计论文_第5页
资源描述:

《基于amba总线dsp+core异步接口设计论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、上海交通大学硕士学位论文摘要基于AMBA总线的DSPCore异步接口设计摘要GALS(GloballyAsynchronousLocallySynchronous)思想提出:从局部而言,芯片内部的各模块采用同步电路设计方法;而从全局而言,各模块彼此时钟异步,以各自工作频率独立运行,整块芯片不再需要统一的时钟控制;需要通信的模块通过专门的异步接口实现彼此间数据交换。一方面,设计者可以继续使用成熟的同步电路设计方法设计各个功能模块;另一方面,各个模块以彼此异步的方式工作在自身的最快时钟频率下,通过异步接口使用握手方式实现彼此通信,不但提高了整个系统的平均性能,而且降低了系统功耗

2、。本课题探讨了一个基于GALS设计思想的异步接口的设计问题。它允许通过其连接的DSPCore和AHB总线系统工作在彼此没有关联的时钟频率之上,并保证两者间可靠且高效的信号同步。在Synchronizer(同步器)解决亚稳态问题基础之上,本文首先提出了异步控制信号处理模型:由门控时钟停Core机制、四相握手协议、电平转脉冲和时钟模式选择逻辑共同完成DSPCore与AHB总线系统之间的控制信号同步;其次提出异步数据处理模型:由双异步FIFO结构构成的支持写缓冲功能的WFIFO和改进的支持一次读预取功能的RFIFO实现了两者间异步数据的同步。其中,异步控制模型的时钟模式选择逻辑和

3、异步数据模型所支持的写缓冲和读预取功能可以最大限度地减小异步通信带来的延时。为了达到DSPCore在高速运行时的高吞吐率带宽要求,论文还从改进DSPCore的系统定义和提高AMBA总线接口效率的角度,探讨了第I页上海交通大学硕士学位论文摘要优化异步接口的诸多设计思想。无论是从理论分析、动态仿真、还是FPGA演示的实际效果来看,此接口设计思想不但成功实现了GALS思想保证了异步接口通信的可靠性,而且满足了DSPCore系统高速运行的高吞吐率带宽需要。关键词:GALS,异步接口设计,亚稳态,握手协议,异步FIFO,AHB第II页上海交通大学硕士学位论文ABSTRACTAMBAB

4、USBASEDASYNCHRONOUSINTERFACEDESIGNFORDSPCOREABSTRACTTheconceptGALS(GloballyAsynchronousLocallySynchronous)raisesthat:locally,thefunctionmodulesareimplementedthroughsynchronouscircuitdesignmethod;whileglobally,modulesworksonitsownfrequencyasynchronouslytoeachother;therefore,thereisnoneedfor

5、auniqueclocksignalthroughthewholechipandthedataexchangeisrealizedthroughasynchronousinterfacebetweenmodules.Designerscancontinueusematuresynchronousdesignmethodforcircuitdesign;ontheotherhand,itnotonlyimprovesaveragesystemperformance,butalsolowersthepowercost,thatmodulesworkonthehighestfre

6、quencyasynchronoustoeachotherandcommunicatewitheachotherthroughhandshakeprotocol.ThisdissertationdiscussesanasynchronousinterfacedesignbasedonGALS.ItpermitsDSPCoreandAHBBusSystemworkontwounrelatedclockfrequency,andrealizesignalsynchronizationreliablyandefficiently.Usingsynchronizerstocurem

7、etastability,anasynchronousinterfacedesignmodelforasynchronoussignalcommunicationbetweenDSPCoreandAHBbussystem,isintroducedinthisdissertation.Asynchronouscontrolsignalmodelismadeupofcorestallpolicybasedongatedclock,handshakeprotocol,leveltopulselogicandclockmo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。