基于资源优化的cmp体系结构研究

《基于资源优化的cmp体系结构研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、哈尔滨1二程大学硕士学位论文对加速我国处理器技术的发展和中国拥用自主知识产权的信息产业的发展，保障国家信息安全，具有重要的学术、经济和社会意义。1．2国内外研究现状1．2．1处理器结构的发展摩尔定律表明n，：随着集成电路技术的迅猛发展，集成电路的集成度每18个月翻一番；计算机的性能每18个月翻一番；计算机硬件成本每18个月降低一半。集成电路制造技术的快速发展使得芯片上的晶体管集成度不断提高，微处理器性能也得到了不断的提升。根据美国半导体工业联合会的预测，到2010年，特征线宽缩小到O．07微米，布线层

2、次达到7到8层，片上晶体管数可达64亿个。在这种情况下，发掘与利用程序并行性以有效利用数量庞大的片上晶体管成为计算机体系结构的一个关键问题据，。传统单核处理器通过并发执行单个串行程序中的多条指令来提取并行性，为此，采用了诸如乱序指令执行、猜测执行和硬件分支预测等较为复杂的处理器设计技术。然而，更复杂化的设计也只能得到有限的性能提高，这主要有以下两个方面的原因：一是不断增加的芯片面积提高了生产成本；二是设计和验证所花费的时间变得更长。对单一控制线程的依赖限制了多数应用可提取的并行性，主流商业应用，如在线

3、数据库事务处理与网络服务(W曲服务器)等，一般具有较高的线程级并行性。为此，提出了两种处理器结构：单芯片多处理器与同时多线程处理器，这两种体系结构对应用的指令级并行性和线程级并行性的充分利用使得处理器的性能得到了显著提高跏。‘随着对SMT结构和CMP结构两种处理器研究和应用的不断推进，SMT结构和CMP结构对于计算机性能的提升得到了业界的肯定。由于SMT和CMP都是基于粗粒度并行而提出的，并且两者之间有一定的相似性，两者各具优势又各有不足，并且两者之间是很明显的优势互补关系，所以越来越多的研究机构和学

4、者开始研究SMT结构与CMP结构的融合，这样一方面可以2哈尔滨工程大学硕士学何论文提升处理器的性能，提高并行性；而另一方面可以有效利用芯片内的晶体管，提高处理器内资源的利用率。1．2．2CMP体系结构单芯片多处理器通过在一个芯片上集成多个微处理器内核来提高程序的并行性。每个微处理器内核实质上都是一个相对简单的单线程微处理器或者比较简单的多线程微处理器，这样多个微处理器核心就可以并行地执行程序代码，因而具有了较高的线程级并行性。由于CMP采用了相对简单的微处理器作为处理器内核，使得CMP具有高主频、设计

5、和验证周期短、控制逻辑简单、扩展性好、易于实现、功耗低、通信延迟低等优点。此外，CMP还能充分利用不同应用的指令级并行和线程级并行，具有较高线程级并行性的应用如商业应用等可以很好地利用这种结构来提高性能。推动处理器性能不断提高的因素主要有两个Ⅲ：半导体工艺技术的飞速进步和体系结构的不断发展。半导体工艺和体系结构的发展都为CMP结构的产生和推广奠定了坚实的基础，越来越多的研究人员和研究机构对CMP进行了研究哺，。CMP的出现是技术发展和应用需求的必然产物n，"，刀：1．十亿晶体管时代即将到来根据摩尔定律

6、，微处理器速度以及集成度每18个月就会翻一番。目前通用微处理器的主频已经突破了4GHz。在制造工艺上，0．13urn工艺微处理器已经批量生产，90rim工艺以下的下一代微处理器也已问世。到2010年左右，芯片上集成的晶体管数目将超过10亿。因此，国际上针对“如何有效地利用数目众多的晶体管’’这个问题的研究方兴未艾。CMP结构通过在一个芯片上集成多个简单的处理器内核充分利用晶体管资源，发挥其最大能效。2．门延迟逐渐缩短，而全局连线延迟却不断加长随着VLSI工艺技术的发展，晶体管特征尺寸不断缩小、门延迟不

7、断减少，但互连线延迟却不断变大。当芯片的制造工艺达到O．18微米甚至更小时，线延迟已经超过门延迟，成为限制电路性能提高的主要因素。在这种情况下，由于CMP的分布式结构中全局信号较少，与集中式结构的超标量处理器结构相比，在克服线延迟影晌方面更具优势。哈尔滨T程大学硕士学位论文3．符合PoIIack规则按照Pollack规则，处理器性能的提升与其复杂性的平方根成正比。如果一个处理器的硬件逻辑提高一倍，至多能提高性能40％，而如果采用两个简单的处理器构成一个相同硬件规模的双核处理器，则可以获得70％'---

8、80％的性能提升。同时在面积上也同比缩小。4．能耗不断增长微处理器芯片发热现象日益突出。多核处理器里单个核的速度较慢，处理器消耗较少的能量，产生较少的热量。在满足性能要求的基础上，多核处理器通过关闭或降频一些处理器等低功耗技术，可以有效地降低能耗。5。设计成本随着处理器结构复杂性的不断提高，和人力成本的不断攀升，设计成本随时间呈线性甚至超线性的增长。多核处理器通过处理器IP等的复用，可以极大降低设计的成本。同时模块的验证成本也显著下降。6．体系结构发展的