多功能数字钟 毕业论文

多功能数字钟 毕业论文

ID:318128

大小:1.47 MB

页数:27页

时间:2017-07-22

多功能数字钟  毕业论文_第1页
多功能数字钟  毕业论文_第2页
多功能数字钟  毕业论文_第3页
多功能数字钟  毕业论文_第4页
多功能数字钟  毕业论文_第5页
资源描述:

《多功能数字钟 毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、南京大学毕业论文(设计)作者:学号:系部:专业:电子信息科学与技术(方向):题目:多功能数字钟指导老师提交日期2014年5月12日摘要近年来,科学技术发展飞速,人们的生活质量也不断提高。传统的时钟已经无法满足现代人的生活要求。多功能数字钟无论在形态还是在性能上都改变了原有的风格。本次设计基于原始的数字钟,在此基础上增加了诸项功能。不仅具备时,分,秒计数功能,另外增加了校时功能,整点报时功能,闹钟功能以及数字跑表功能。设计中采用了EDA技术,使用硬件描述语言VerilogHDL对各大功能模块的逻辑功能进行代码编写。于QuartusII软件环境下,采用层次化设计与模

2、块化设计的方法,由各个功能模块连接建立顶层图,构成基于FPGA的多功能数字钟。设计实验板的主芯片为EP3C25Q240C8,多功能数字钟由分频器模块,时钟计数模块,校时控制模块,闹钟模块,整点报时与音乐演奏模块,数据选择模块,译码显示模块,按键去抖动模块和数字跑表模块构成。经过程序编译和模块仿真,在实验板上下载验证,该系统可以完成时,分,秒的正常显示,通过按键切换功能模式,进入闹钟时间设定,校时,数字跑表模式。可以手动调整时间,设定闹钟及数字跑表计时。关键词:FPGA;VerilogHDL;数字钟;22THEDIGITALCLOCKWITHSTOPWATCHFU

3、CTIONABSTRACTInrecentyears,therapiddevelopmentofsciencetechnology,qualityoflifeisalsorising.Traditionalclockhasbeenunabletomeettherequirementsofmodernlife.Bothintheformofmulti-functiondigitalclockorintheperformancehaschangedtheoriginalstyle.Thedesignisbasedontheoriginaldigitalclock,o

4、nthebasisofitincreasedvariousfunctions.Notonlyhavethetime,minutes,secondscountfunction,alsoaddthefunctionofadjustingtime,thewholepointtimekeepingfunction,alarmfunctionanddigitalstopwatchfunctions.EDAtechnologyusedinthedesign,usingVerilogHDLhardwaredescriptionlanguageforlogicfunctions

5、inmajorfunctionalmodulesofcodetowrite.UnderQuartusIIsoftwareenvironment,usinghierarchicaldesignmethodsandmodulardesign,thetopchartestablishedbythevariousfunctionalmodulesconnectingeachother,constituteFPGA-basedmultifunctionaldigitalclock.ThemainsystemchipofdesignexperimentboardisEP3C

6、25Q240C8,multifunctionaldigitalclockiscomposedofthedividermodule,theclockcountingmodule,theadjusttimecontrolmodule,thealarmmodule,thewholepointtimekeepingandmusicmodule,thedataselectionmodule,thedecodingmodule,thekeytojittermoduleanddigitalstopwatchmodule.Aftertheprogramcompiledandmo

7、dulesimulation,downloadonthebreadboardvalidation,Thesystemcancompletehours,minutes,secondsdisplayproperly,throughthekeyswitchfunctionmode,enterthealarmtimesetting,adjustmenttime,digitalstopwatchmode.Youcanadjustthetimemanually,setthealarmanddigitalstopwatchtimer.Keywords:FPGA;Verilog

8、HDL;Digitalc

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。