基于vhdl的正弦波发生器

《基于vhdl的正弦波发生器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、装订线2012--2013学年第1学期物理与电子工程学院期末考试卷《EDA技术及应用》（课程论文等试卷样式）学号:201072020101姓名:安晓春班级:电子信息（1）班成绩：评语：（考试题目及要求）3.利用VHDL语言设计一个正弦波信号发生器，采用AD0832芯片输出波形，要求具有至少100Hz、1KHz、10KHz三段频率设置功能和频率微调功能。正弦波采样点不能低于10个，测试其输出信号波形不失真的最低频率和最高频率值。1.引言12.EDA及系统硬件概述22.1VHDL语言22.2QuartusII软件32.3DAC0832的简要介绍：33.总体设计思想及流程44.主要

2、功能的实现模块如下：54.1倍频器模块54.2主程序模块64.3波形显示模块64.4频率显示模块75.软件仿真76.硬件测试86.1编译86.2引脚的锁定96.3编程下载106.4硬件验证106.5波形显示107.总结与体会12参考文献12附录131.引言信号发生器是一种能够产生多种波形，如三角波、方波、锯齿波、正弦波的仪器。信号发生器在电路实验和设备检测以及通信、雷达、导航、宇航等领域有广泛的应用。正因为其在生活中应用的重要性，人们它做了大量的研究，总结出了许多实现方式。可以基于FPGA、VHDL、单片机、DOS技能、数字电路等多种方法实现。正弦波信号发生器是信号发生器的一

3、种。可以实现信号发生器的一些基本功能。在本次EDA课程设计中所要求的是采用VHDL来实现正弦波信号发生器。设计的正弦波信号发生器所具有的功能如下：（1）电路的外部频率为40MHz，自己所设计的正弦信号发生器可产生0-1KHz、1KHz~10KHz、10KHz~1MHz三档频率的信号；（2）具有频率段选择的功能；（3）在同一频率档内，可实现频率的加减；（4）在显示波形的同时能够进行频率的调节；（5）能够显示正弦波（6）能够显示频率值；（7）可用示波器进行波形的观测。162.EDA及系统硬件概述EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方

4、式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。2.1VHDL语言本次设计使用的是VHDL语言。VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。VHDL作为一个规范语言和建模语言，随着它的标准化，出现了一些支持该语言的行为仿真器。由于创建VHDL的最初目标是用于标准

5、文档的建立和电路功能模拟，其基本想法是在高层次上描述系统和元件的行为。但到了20世纪90年代初，人们发现，VHDL不仅可以作为系统模拟的建模工具，而且可以作为电路系统的设计工具：可以利用软件工具将VHDL源码自动地转化为文本方式表达的基本逻辑元件连接图，即网表文件。这种方法显然对于电路自动设计是一个极大的推进。很快，电子设计领域出现了第一个软件设计工具，即VHDL逻辑综合器，它可以标准地将VHDL的部分语句描述转化为具体电路实现的网表文件。VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。VHD

6、L允许以下三种描述方式：（1）结构描述：描述该设计单元的硬件结构，即该硬件是如何构成的。主要使用配置指定语句及元件例化语句描述元件的类型及元件的互连关系。（2）行为描述：描述该设计单元的功能，即该硬件能做些什么。主要使用进程语句，以算法形式描述数据的变换和传送。（3）数据流方式：以类似于寄存器传输级的方式描述数据的传输和变换。主要使用并行的信号赋值语句，既表示了设计单元的行为，又表示了设计单元的结构。VHDL16具有与具体硬件电路无关和与设计平台无关的特性，并具有良好的电路行为描述和系统描述能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。因此，VHD

7、L在支持各种模式的设计方法、自项向下与自底向上或混合方法方面，在面对当今许多电子产品生命周期的缩短，需要多次重新设计以融入最新技术，改变工艺等方面都表现了良好的适应性。用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的工艺有关的因素花费过多的时间和精力。此外，它支持大规模设计的分解和己有设计的再利用，一个大规模设计不可能一个人独立完成，它将由多个人甚至多个项目组共同完成。VHDL中设计实体(designentity)的概念、程序包(package)的概念