高速电路布线算法与电特性分析

高速电路布线算法与电特性分析

ID:31491344

大小:3.91 MB

页数:67页

时间:2019-01-12

高速电路布线算法与电特性分析_第1页
高速电路布线算法与电特性分析_第2页
高速电路布线算法与电特性分析_第3页
高速电路布线算法与电特性分析_第4页
高速电路布线算法与电特性分析_第5页
资源描述:

《高速电路布线算法与电特性分析》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第一章绪言第一章绪言1.1研究背景及意义本世纪60年代初集成电路IntegratedCircuit,IC的出现是电子工业发展历史上一个重要的里程碑在此后的几十年里集成电路技术就一直按照著名的摩尔定律Moore’sLaw发展着即每3年集成电路的集成度提高四倍加工特征尺寸缩小2倍到目前为止,集成电路技术的发展已经历了四个具有明显特点的阶段60年代初的小规模集成SmallScaleIntegration,SSI电路60年代末的中规模集成MediumScaleIntegration,MSI电路70年代在大规模集成Larg

2、eScaleIntegration,LSI电路应用方面取得了重大进展现在的集成电路已经进入了超大规模集成电路VeryLargeScaleIntegration,VLSI和巨大规模集成GreatScaleIntegration,GSI电路阶段[1-3]当前实现大规模系统的方式大致可分为三种专用芯片ASIC印刷板电路PCB和多芯片组件MCM[4-5]这三种实现方式各有其优缺点专用芯片的优点是集成度高,在很小的硅片上可以集成几百万个管子但是缺点也是很明显芯片内的互连线(On-chip)连接密度大介质分布复杂工艺要求严格

3、成品率低所以成本非常高对应On-chip而言PCB板的连接密度低介质分布简单工艺要求略低成品率高成本较低但是其缺点是芯片间的连接线较长整个系统面积大介于这两者之间的多芯片组件(Multi-ChipModule,MCM)封装方式在性能和成本之间找到了折衷点MCM是近几年发展起来的一种新型电路组件其外观如图11所示MCM将未封装的裸芯片在介质基板上直接进行互连然后再进行封装通常可以实现较大的系统比如将射频部分的裸芯片和DSP芯片直接封装在MCM中就可以实现移动通信中的局部功能但是MCM要求生产者提供性能一定的裸芯片这

4、是它的缺点芯片设计的其它约束如系统结构I/O的数目散热考虑信号完整性以及所需的电性能都影响着封装的选择多芯片组件(Multi-ChipModule,MCM)具有的几个优点如高互连密度紧凑的结构导致良好的电特性以及散热特性使它成为有吸引力的系统封1第一章绪言图11MCM外观图Fig.1-1MCMAppearance装方式而CMOS芯片和新的系统结构需要非常高的互连密度使得传统的封装方法已经不能很好地满足MCM是较好的取代之一布线设计是MCM设计中的重要方面随着芯片设计中信号频率的不断提高互连线效应成为系统设计中的重

5、要考虑因素对于MCM布线主要通过布线层数通孔数和总体布线长度等因素来评价布线层数多制造成本高且成品率低通孔数多对高速信号会产生较大畸变使产品物理强度变小布线长度决定信号延时所以布线算法直接和MCM性能有关除了MCM全局布线需要用合适的算法来实现布线外MCM时钟系统布线也是其布线设计中一个非常重要的方面在大部分超大规模集成电路中各功能元件之间的数据传输由一个控制信号同步控制这个执行统一指挥的信号就是时钟信号它是设计高性能集成电路中必须非常重视的问题一般说来由于时钟线网的布线结果要求无时延偏差它在MCM布线中往往被赋

6、予最高的优先级但是一般的MCM布线算法不会考虑时钟布线的特殊要求而仅仅简单地将它们实现互连所以其布线结果会使同步功能失控从而导致错误功能的产生因此需要研究专门针对于MCM时钟系统的布线算法对于ASICPCB和MCM不论以何种方式构成系统当工作速度提高以后高速电路系统都有相同的特点由于亚微米和深亚微米技术的应用半导体器件和由若干器件组成的单元电路如门电路触发器尺寸都非常小2第一章绪言因此由寄生参数引起的影响不算大基本上还可用一般的电路理论处理但高速器件的内部机理和模型较常规器件有所变化主要问题在于芯片中的各单元电路

7、间PCB及MCM的各块芯片间互连线的相对长度比较可观布线又比较密集将引起相当严重的寄生效应同时无论芯片或组件为保护电路及支撑整体电路结构的封装部分是不可避免的一些封装结构如馈电线或板接地线或板芯片引出焊线或带多层布线间的通孔封装后的引出线或插脚等对高速信号的传输亦产生非常明显的影响互连和封装效应随着工作速度的不断提高逐渐从PCBMCM最后向芯片内部延伸最近在芯片范围的互连线效应也已日益明显这方面的研究工作正在引起广泛的注意互连和封装结构对系统电特性的影响可归结于所谓信号完整性SignalIntegrity即在理想

8、的情况下高速电路系统中脉冲信号应按照单元电路的作用并依据逻辑设计得到的单元电路连接关系进行动作事实上由于互连和封装结构的寄生因素的影响而导致信号完整性受削弱和破坏从而使系统的指标降低系统工作在潜在的不可靠状态严重时甚至导致逻辑错误系统的整体工作状态受到破坏互连和封装结构对系统中信号完整性的影响主要来自两方面其一直接通过信号的传输通道即由信号互连线产生的延时波形畸变和线间互

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。