基于dsp的图像集与处理设计

《基于dsp的图像集与处理设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、课程设计任务书设计要求：设计一种基于DSP芯片的图像采集和处理系统，用于实现复杂背景下活动目标的检测。考虑硬件的易实现性和实时性要求，其算法基础是多图像平均和帧间差阈值法。摘要15采用TI公司的TMS320C6713，通过地址译码和总线隔离，直接将数字图像传感器芯片OV7620接入；利用EDMA独立传送的特点，在不增加DSP软件开销和对总线占用的情况下，实现视频图像的实时采集和处理。经过验证，系统具有实时性好、成本低、开发周期短的特点。通过总线隔离和数据锁存实现了DSP与低速LCD显示模块的接口。针对具

2、体的硬件电路给出了驱动例程。目录15一.硬件系统设计.................................5二.软件系统设计………………………12三.结论………………………………….13四.参考文献…………………………….1415一.硬件系统设计　　1.1系统总体结构　　系统结构框图如图1所示。DSP采用TI公司发布的C6000系列高速浮点型信号处理器TMS320C6713，其峰值处理速度达l350MFLOPS(百万次浮点每秒)。其外部存储器接口EMIF(ExternalMemoryInte

3、rface)包括4个CE空间，其中CE0被配置为16位同步空间，接SDRAM；CEl为16位异步空间，接Flash；CE2为16位异步空间，经过地址译码和总线缓冲将数字图像传感器OV7620接入；CE3为8位异步空间，经过数据锁存和总线隔离将LCD显示模块接入。　　1．2OV7620的配置和硬件连接OV7620是OmniVision公司生产的CMOS彩色／黑白图像传感器，在本系统中被配置为16位逐行扫描QVGA方式，RGB原始数据输出，分辨率为320×240，SCCB总线，内部默认的行曝光方式；同时使能

4、HREF信号对PCLK进行门控，即只有当HREF有效时像素时钟信号才被输出到PCLK引脚上，否则该引脚保持无效。这样EDMA可以始终处在使能状态，从而简化采集过程。15OV7620与DSP的硬件连接框图如图2所示。在对OV7620复位结束后，DSP通过GPIO模拟SCCB总线完成对OV7620内部功能寄存器的配置，之后数帧内图像数据和同步信号将逐渐稳定。Y通道和U／V通道在分别经过74HC244总线缓冲器之后接入EMIF低16位数据总线。CE2与地址线EA20、EA21经过译码产生2片74HC244的选

5、通信号，此时OV7620的读地址为　　0xA0000000。　　1．3EDMA数据采集　　在16位逐行扫描方式中，图像的每行RGB原始数据均被OV7620先后输出两次，因此，只须读取其偶数次HREF信号对应的数据即可获得整个图像信息。这样可以减少图像采集所占用的存储空间和总线资源。OV7620同步和控制信号与GPIO的对应关系如表1所列。15　　本系统采用EDMA的第12个通道(EDMAl2)进行图像数据采集。该通道被配置为16位一维传输方式，中断禁止，PCLK的上升沿触发EDMAl2搬移一个16位数据

6、存入到SDRAM中，每次EDMA任务搬移一个HREF(320个16位)的图像数据。帧同步信号VSYNC上升沿触发DSP中断，对EDMA通道进行初始化，使能水平参考信号HREF中断并关闭EDMA通道(放弃第1个HREF、的数据)，开始一帧的数据传输。HREF下降沿触发DSP产生中断，标志OV7620一次HREF数据输出的结束。如果接下来一次HREF数据需要被读入，则中断服务程序会对EDMAl2参数进行修正，使能EDMA12通道，开始下一行数据的传输；否则，就禁止EDMAl2，放弃下一次HREF数据。每接收

7、1帧图像数据共产生240次HREF中断和120次EDMA数据传输。以下是OV7620数据采集的部分源代码：1515　　1.4LCD模块的驱动　　采用液晶显示模块可以使图像处理结果实时显示出来，方便调试和演示，成本也较低。本系统选用北京宁和电子科技发展有限公司开发的NHC_34彩色液晶显示控制模块。该模块支持256色彩色显示，每个像素点用1个字节表示，分辨15率为320×234；支持标准Intel8位异步总线时序，有2页显示缓存，可任意设定显示页和操作页。　　LCD模块读写周期最短为350ns，而DSP外

8、部总线接口时钟频率一般在100MHz以上，即小于10ns。通过配置EMIFCE3空间控制寄存器CECTL3(地址为Ox01800014)，可以将CE3空间的读写周期延长，与LCD模块无缝连接。但这样液晶模块的读写操作会过长地占用系统总线，降低对其他存储空间(尤其是对SDRAM)的访问效率，进而影响系统的整体速度。本系统采用了数据锁存和总线缓冲的方法，通过377锁存器模拟低速总线控制信号时序，利用244数据缓冲器对低速总线数据进行隔离。图3给