cfp msa 100g光模块管理接口设计与实现

《cfp msa 100g光模块管理接口设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、CFPMSA100G光模块管理接口设计与实现　　摘要：CFPMSA定义了100GCFP/CFP2/CFP4光模块的硬件接口规范和管理接口规范。CFPMsA管理接口规范是CFP模块用户和CFP模块供应商之间的基础技术协议，用户对CFP光模块的管理即通过此协议实现。文章通过对比当前主流的2种CFPMDIO接口实现方案，从100GCFP光模块的成本、功耗以及技术演进的方向等因素综合考虑，提出一种100GCFPMDIO管理接口设计方案，并从软、硬件设计2个方面，结合CFPMsA规范，对此方案进行了详细的说明。本方案设计通过了严格的工程实验验证，应用此方案的100GCFP/CFP2光模块已经

2、批量供应客户。　　关键词：100GBASE-LR4；MDIO；CFP；MSA　　IEEE802.3ba100GBASE-LR4标准制定了基于以太网应用的100G光模块光接口和高速电接口指标规范。CFPMulti-SourceAgreement（MSA）定义了100GCFP/CFP2/CFP4光模块的硬件接口规范和管理接口规范。CFPMSA硬件规范对CFP光模块的高速收发数据信号、控制信号、告警信号、参考时钟、监控时钟、电源、地等作了规范定义，可用于指导100GCFP光模块的硬件设计。CFPMSA管理接口规范是CFP模块用户和CFP模块供应商之间的基础技术协议，用户对CFP光模块的管

3、理即通过此协议实现。本文主要针对CFPMSA管理接口（MDIO）进行了深入研究，提出了一种CFPMSA管理接口（MDIO）实现方案，并实现其工程应用。　　1CFPMSA管理接口设计5　　1.1MDIO接口说明　　CFP管理接口是指HOST（用户设备）和100GCFP光模块之间的通讯/控制接口。MDIO总线是HOST与CFP模块间的通讯总线，MDIO接口包括MDC，MDIO，GLBALRMn等5根地址线。CFPMSA定义MDIO接口遵守IEEE802.3Clause45标准，通讯速率4MHz且向下兼容到100kHz；MDIO读、写操作只在MDC时钟上升沿使能；支持MDIO器件地址选择

4、，MDIO接口提供5根地址线支持最多32个可选地址（见图1）。　　CFP寄存器以存储属性区分NVR非易失性存储器和VR易失性存储器2种。NVR寄存器标识模块属性（只读），在CFP光模块内部需要有非易失性存储设备支持数据存储。VR寄存器支持HOST对模块的控制命令和模块实时数字诊断信息更新。　　1.2CFPMDIO接口硬件设计　　CFPMDIO接口设计工程实现中通常有2种方案：方案一使用FPGA+MCU方式，FPGA编码实现从MDIO协议转换，FPGA和MCU之间定义私有接口，两者配合实现CFP模块标准管理接口功能；方案二使用MCU实现MDIO接口和模块管理功能。方案二使用单颗芯片，

5、设计复杂度较方案一低，且功耗低，尺寸小，有成本优势。从第一代CFP模块发展到现在的CFP2和下一代的CFP4模块，对模块封装大小、功耗要求都更加严苛，在CFP2/CFP4的设计中方案二具有明显的优势。本文设计方案采用方案二。　　本设计使用ARMCortex-M3内核的ADuCM320微控制器作为CFP模块主控芯片，负责100G5CFP光模块MDIO接口功能实现。MDIO接口区分主、从设备，接口间通讯只能由主MDIO设备发起，从MDIO设备被动响应，CFP模块MDIO实现从接口功能，用户设备（HOST）与CFP模块间的MDIO通讯协议遵守IEEE802.3Clause45规范定义。C

6、FP模块MDIO数据帧结构如表1所示。　　MDIO数据帧长度64位（32位前导码+32位地址帧或命令帧）。IEEE802.3规定32位前导码为主机向从机发送连续32位逻辑“1”比特。sT是开始位（2bit），固定为OOb；OP是操作码（2bit）；PHYADR是物理端口地址（5bit），地址值“b’00000”为广播地址；DEVADD为MDIO器件地址（5bit），CFP模块对应PMA/PMD子层；TA为turnaronud码（2bit），读操作时为模块数据准备提供延时，写操作时为“b’10”；16-bitADDRESS/DATA为数据净荷，根据操作码OP的不同可以是寄存器地址或数

7、据（16bit）。　　CFP模块内置MCUADuCM320实现对MDIO数据帧的解析和处理。MCUMDIO功能引脚直接与CFP连接器相连，用户设备与模块的MDIO通讯通过连接器引脚，与模块内置MCUMDIO接口交互。CFP连接器是CFP模块与用户设备（HOST）连接的接插件，CFPMSA硬件协议对CFP连接器引脚功能做了定义。MCU与CFP模块连接器的硬件连接如图2所示。　　1.3CFPMDl0接口软件设计　　本方案中软件需要编码驱动MCU5MDIO从接口工作在4Mh