基于cpld的彩色线阵ccd驱动信号的设计11

《基于cpld的彩色线阵ccd驱动信号的设计11》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、目录1技术指标12设计方案及其比较12.1方案一12.2方案二22.3方案三22.4方案比较23实现方案33.1CPLD驱动板介绍33.2TCD2252D简介43.3最终实现方案44调试过程及结论75心得体会106参考文献10基于CPLD的彩色线阵CCD驱动信号的设计1技术指标查TCD2252D芯片手册分析各驱动信号的时序关系，结合CCD学习套件，能够基于QuartusII软件平台使用HDL语言编写逻辑时序，驱动线阵CCD正常工作，并能够实现外部信号控制驱动频率的变化，通过示波器能够观测到输出如图1的图像。图1CCD线阵驱动时序图

2、2设计方案及其比较2.1方案一方案一为单片机驱动方法。因为大多是CCD系统里都含有单片机，所以很自然的会联想到单片机的并行锁存输出口所需的驱动脉冲信号，实现对CCD的控制。单片机靠指令产生I/O口的输出来实现。由于线阵CCD的典型复位脉冲为1MHz，所以对单片机还是有一定的最低要求。简易连接图如图2所示。12图2单片机简易连线图为了获得精确的CCD驱动，最好不要使用循环制性程序。因为转移指令是要根据某种条件产生的程序分支，而分支程序在不同条件下之行的指令周期数是不同的，因而造成CCD的驱动时序不准确。但是对于成千的像元的CCD来说

3、，一个工作周期往往需要好多好多字节的程序存储器。略有麻烦。2.2方案二方案二为EPROM驱动方法。所需的器件TCD1208AP的时序如图3所示。SH为光积分脉冲信号；1、2为时钟脉冲信号；RS为复位脉冲信号；SP为采样保持脉冲信号。由图3中的时序可以看出：在这5个信号中，最窄的是AB段，即SP和RS两个信号的高电平部分，各个信号的任何部分都是AB段的倍数。根据这一特点，将这组信号以AB段为基本单位划分为若干个等时间间隔，称为状态。时钟波形电平变化发生在一定状态变化时刻，这样任意一路信号都被分为上万个状态，处于某一状态时，各路信号或

4、1或0，构成一个状态的数据，将数据依次装入可擦除只读存储器EPROM中，只要等时间间隔地依次输出这些数据就形成了CCD所需的各路波形。图3方案二时序图2.3方案三12方案三是基于CPLD的设计。以CPLD器件为核心，设计线阵CCD的驱动电路。然后在其基础上扩展，选择其他元器件，设计出与其相配套的电路部分，经调试后组成硬件系统。2.4方案比较说得好EPROM设计思想十分显然，不论对任何型号的CCD，其硬件结构几乎不需要变化。只需按CCD的典型驱动波形图，将数据与信号相对应，以及将波形转化成数据即可，设计起来十分简单。而设计的系统性能

5、稳定，可以进行程序擦除，再开发，但是器件要工作还需要地址发生器，而根据前面分析的结果，要保存一个周期的驱动波形信号需要许多存储量，相应的地址信号也需要更多，设计这么多位的同步计数器又增加了设计工作量，而且电路板面积也随之增大。另外，存储的数据不能在系统修改。单片机驱动方法与上面的方法有些相似。EPROM方法每改变地址就输出新的状态数据，单片机法每改变一次端口输出指令就改变了输出数据。在这种设计方法中，硬件电路非常简单，但是存在资源浪费较多，频率较低的缺陷。CPLD设计法实现的系统集成度高、速度快、可靠性好。系统每一功能模块完成后可

6、单独仿真，整个系统完成时也可在计算机上进行仿真，不需要外部测试仪器就可以检查修改设计中的问题。所以选用基于CPLD作为实现方案。1实现方案1.1CPLD驱动板介绍CPLD驱动板分为以下几部分：1）电源模块电源模块：包括12V电源输入和电压转换模块（12V转5V）2）时钟模块：一个50MHz的有源晶振，给CPLD提供时钟输入3）JTAG模块：采用JTAG下载方式将.sof程序文件下载到CPLD内；4）CPLD模块：CPLD主芯片（EPM7128SLC84）；5）I/O模块：CPLD芯片其他未使用的引脚；6）信号处理模块：2个74系列

7、非门芯片，提高CPLD12输出时序的驱动能力，注意是对CPLD输出时序反相输出；7）CCD模块：包括芯片和外围工作电路，接收驱动时序，使CCD正常工作。驱动板实物如图4所示。图4CPLD驱动板实物1.1TCD2252D简介TCD2252D是一种高灵敏度、低暗电流、2700像元的内置采样保持电路的彩色线阵CCD图像传感器。该传感器可用于彩色传真、彩色图像扫描和OCR。它内部包含3列2700像元的光敏二极管，当扫描一张A4的图纸时，可达到很高的精度。其像敏单元数目为2700像元×3列；光敏区域为采用高灵敏度和低暗电流PN结作为光敏单元

8、；相邻光敏列间距为64μm；时钟为二相（5V）；内部电路为采样保持电路、箝位电路；彩色滤光片为红、绿、蓝。121.1最终实现方案仿真结果如图5所示。连接图如图6所示。图5仿真图图6连接图最终程序代码如下。//输入时钟clk频率为50MHZ一个时钟周