基于反射内存的多功能通讯板卡研制

基于反射内存的多功能通讯板卡研制

ID:31427748

大小:108.50 KB

页数:7页

时间:2019-01-09

基于反射内存的多功能通讯板卡研制_第1页
基于反射内存的多功能通讯板卡研制_第2页
基于反射内存的多功能通讯板卡研制_第3页
基于反射内存的多功能通讯板卡研制_第4页
基于反射内存的多功能通讯板卡研制_第5页
资源描述:

《基于反射内存的多功能通讯板卡研制》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于反射内存的多功能通讯板卡研制  摘要:由于虚拟仿真试验系统对实时性和通用性要求高,并且虚拟仿真试验系统中的虚拟模型与实装模型之间需要通过相应的串行接口卡进行传输,因此设计了基于反射内存的多功能通讯板卡。该通讯板卡中应用了反射内存技术,具有串口与反射内存网络进行交互的功能。实验证明,基于反射内存技术的多功能通讯板卡的带宽最高为30MB/s,误码率低于10~15,时延为深亚微秒级,支持RS422接口等。  关键词:反射内存;多功能通讯;RS422;虚拟仿真  中图分类号:TN913.7文献标识码:A文章编号:2095-1302(2016)11-00-03  0

2、引言  随着装备性能的提高,装备的控制周期已达到1ms甚至百微秒量级[1]。因此对虚拟仿真系统中通常采用的反射内存网络进行数据传输。虚拟模型之间通过网络传递数据,虚拟模型与实装模型之间通过相应的串行接口卡进行通讯,例如RS422、1553B通讯板卡。因此若能直接实现反射内存网中数据与串行接口之间的直接数据传输[2],将极大地提高通讯卡的通用性和仿真系统的实时性[3]。  当今市面上常见的反射内存网络产品无法单独满足虚拟仿真系统对网络功能的需求,所以基于反射内存的多功能通讯模块的研制对于半实物仿真系统有着十分重要的意义。7  1多功能通讯模块原理及工作模式  反

3、射内存网络示意图如图1所示。多功能通讯板卡组建的反射内存网络通过光纤连接而成。网上的每台计算机通过CPCI插槽插入一块多功能通讯板卡形成网络上的一个节点。  网络上每个节点的局部内存都映射到一个虚拟的全局内存,构成分布式共享存储器。用户对本地节点内存的读写相当于对全局内存的读写。对于本地节点内存的读写可以由宿主机或带有RS422接口的设备完成。多功能通讯板卡上集成了4路RS422接口,使带有RS422的设备能直接访问反射内存网。  2总体方案设计  图2所示为多功能通讯板卡总体框图。该板卡总体上由宿主机交互模块、DDR2模块、RS422模块、光纤接口模块四部分

4、组成,各个模块均挂载在Avalon总线上,借助该总线进行数据交互。Avalon交换式总线定义的内联线策略使得任何一个Avalon总线上的主外设都可以与任何一个从外设沟通。  2.1宿主机交互模块设计  宿主机交互模块负责处理板卡和宿主机的信息交互,实现数据解析、数据组帧和打包、与Avalon总线交互等功能。该模块由CPCI总线的接口单元、数据解析单元和数据组帧单元等构成。宿主机交互模块框图如图3所示。  PLX9054的工作模式采用C模式,传输方式选择DMA模式。7  数据解析单元通过PCI总线的地址位来区分上位机的数据种类[4]。上位机发送的数据种类有经由R

5、S422接口的数据、广播到反射内存网络的数据、读写本地内存的数据[5]。为了更好地管理数据,将反射内存网络中的内存划分为两大区域:地址0x00000000~0x000FFFF是RS422数据,地址0x0010000~0x8000000是通用内存数据。  数据组帧加包是为了解决从单一数据源发送数据到不同出口而产生的数据带宽不同、协议不匹配等问题[6]。为了方便数据交互,统一各路数据结构,根据目前反射内存网络没有形成协议标准的现状,设计其实现机制和数据结构如下所示:  (1)发送到RS422接口的数据由命令标志位和数据位构成。其中命令标志位用于区分数据帧和命令帧。

6、命令帧包括波特率配置和字长配置。  (2)发送到反射内存网络的数据格式由帧头标志、节点号、中断标志、协议号标志、包长度组成。其中节点号表示该数据包的源节点号,协议号标志表示该数据包的数据源采用的协议。帧头标志位用于区分帧头和地址帧、数据帧、校验帧。  (3)为了提高系统带宽,宿主机交互模块集成了四个Avalon总线主端口,由于每个总线主机均有自己的专用互联,总线主机只需抢占共享从机,而非总线本身,因此不会造成总线拥塞。Avalon接口性能很高,可每个时钟传输1次,所以对上下行数据的传输速率的影响可忽略不计。  2.2光纤接口模块设计  图4所示为光纤接口模块。

7、该模块由光电收发器、编解码控制、数据仲裁和数据解析等功能单元组成。其中,光传输模块采用集成光电转换方案,其支持的最高串行数据传输率为1.0625Gb/s。7  各功能单元之间为保持数据的完整性,设计了多个FIFO来缓存接收和发送数据。解决上下接口速率不匹配、跨时钟域的问题。  在高速串行收发器中,内置有8B/10B解码器可以检查出单比特错误,同时还内置有CRC校验器,能够有效发现错误并纠正单比特错误。利用这两种方案能够将错误有效反馈给上层进行处理。  2.3RS422模块设计  图5所示为RS422模块。该模块主要由UART模块、控制模块和RS422接口电路组

8、成。  UART在Avalon总线体系

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。