verilog hdl 汽车尾灯控制器的设计

verilog hdl 汽车尾灯控制器的设计

ID:3140607

大小:411.50 KB

页数:18页

时间:2017-11-19

verilog hdl 汽车尾灯控制器的设计_第1页
verilog hdl 汽车尾灯控制器的设计_第2页
verilog hdl 汽车尾灯控制器的设计_第3页
verilog hdl 汽车尾灯控制器的设计_第4页
verilog hdl 汽车尾灯控制器的设计_第5页
资源描述:

《verilog hdl 汽车尾灯控制器的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、汽车尾灯控制器的设计摘要本课程设计根据计算机中状态机原理,采用EDA技术设计了简易的汽车尾灯控制器。系统设计采用自顶向下的设计方法,顶层设计采用原理图设计方式,它由时钟分频模块、汽车尾灯主控模块,左边灯控制模块和右边灯控制模块四部分组成。系统实现采用硬件描述语言VHDL把系统电路按模块化方式进行设计,然后进行编译、时序仿真等。本文详细地介绍了整个设计流程。关键字EDA;汽车尾灯控制器;时钟分频目录1引言11.1设计的目的11.2设计的基本内容12EDA、VHDL简介12.1EDA技术12.1.1EDA技术的

2、概念12.1.2EDA技术的特点22.1.3EDA设计流程22.2硬件描述语言(VHDL)22.2.1VHDL简介22.2.2VHDL语言的特点33汽车尾灯控制器的设计过程33.1系统需求分析33.2汽车尾灯控制器的工作原理33.3各组成模块原理及程序43.3.1时钟分频模块53.3.2汽车尾灯主控模块53.3.3左边灯控制模块63.3.4右边灯控制模块64系统仿真74.1分频模块仿真及分析74.2汽车尾灯主控模块仿真及分析84.3左边灯控制模块仿真及分析84.4右边灯控制模块仿真及分析94.5整个系统仿真

3、及分析9结束语11致谢12参考文献13附录14熊雄汽车尾灯控制器的设计第16页共16页16熊雄汽车尾灯控制器的设计第16页共16页1引言随着社会的发展,科学技术也在不断的进步,状态机的应用越来越广泛。现代交通越来越拥挤,安全问题日益突出,在这种情况下汽车尾灯控制器的设计成为解决交通安全问题一种好的途径。在本课程设计根据状态机原理[1]实现了汽车尾灯常用控制。1.1设计的目的本次设计的目的就是通过实践深入理解计算机组成原理,了解EDA技术[2]并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导

4、,通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识和基本单元电路的综合设计应用。通过对实用汽车尾灯控制器[3]的设计,巩固和综合运用所学知识,提高IC设计能力,提高分析、解决计算机技术实际问题的独立工作能力。1.2设计的基本内容根据计算机中状态机原理,利用VHDL设计汽车尾灯控制器的各个模块,并使用EDA工具对各模块进行仿真验证。汽车尾灯控制器的设计分为4个模块:时钟分频模块、汽车尾灯主控模块,左边灯控制模块和右边灯控制模块。把各个模块整合后就形成了汽车尾灯控制器。通过输入系统时

5、钟信号和相关的汽车控制信号,汽车尾灯将正确显示当前汽车的控制状态。2EDA、VHDL简介2.1EDA技术2.1.1EDA技术的概念EDA是电子设计自动化(ElectronicDesignAutomation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布

6、线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。16熊雄汽车尾灯控制器的设计第16页共16页2.1.2EDA技术的特点利用EDA技术进行电子系统的设计,具有以下几个特点:①用软件的方式设计硬件;②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的;③设计过程中可用有关软件进行各种仿真;④系统可现场编程,在线升级;⑤整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。因此,EDA技术是现代电子设计的发展趋势。2.1.3EDA设计流程典型的EDA设计流程如下:1、文本/原理图

7、编辑与修改。首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本或图形方式表达出来。  2、编译。完成设计描述后即可通过编译器进行排错编译,变成特定的文本格式,为下一步的综合做准备。  3、综合。将软件设计与硬件的可实现性挂钩,是将软件转化为硬件电路的关键步骤。  4、行为仿真和功能仿真。利用产生的网表文件进行功能仿真,以便了解设计描述与设计意图的一致性。  5、适配。利用FPGA/CPLD布局布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作,其中包括底层器件配置、逻辑分割、逻辑优

8、化、布局布线。适配报告指明了芯片内资源的分配与利用、引脚锁定、设计的布尔方程描述情况。  6、功能仿真和时序仿真。7、下载。如果以上的所有过程都没有发现问题,就可以将适配器产生的下载文件通过FPGA/CPLD下载电缆载入目标芯片中。8、硬件仿真与测试。2.2硬件描述语言(VHDL)2.2.1VHDL简介VHDL(Very-High-SpeedIntegratedCircuitHardwareDescription

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。