基于fpga的跳频电调滤波器控制软件的设计与实现

《基于fpga的跳频电调滤波器控制软件的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的跳频电调滤波器控制软件的设计与实现　　摘要：该文从跳频电调滤波器控制软件开发环境入手，通过VerilogHDL描述语言编码完成了跳频电调滤波器中FPGA控制系统的软件设计；设计了FPGA通过I2C接口读取EEPROM中存储的调谐电压参数的代码和DA模块的驱动；实现了对跳频电调滤波器中心频率的控制。　　关键词：跳频；电调滤波器；FPGA　　中图分类号：TP311文献标识码：A文章编号：1009-3044（2016）22-0221-03　　跳频通信技术是在现代信息对抗日益激烈的形势下迅速发展起来的

2、，它具有很强的抗搜索、抗截获、抗干扰能力。因此，各国军方对这一先进技术的发展和应用十分重视。为此，我们成立课题组，对跳频技术进行了深入研究，专题研究带通电调滤波器，设计出了一种基于FPGA控制的数字调谐跳频滤波器。该调谐滤波器工作频段为30～88MHz，在不同的频点都具有良好的参数指标，具有很好的实用价值和发展前景。下面仅就其中的电调滤波器控制软件的设计与实现进行分析，以供参考。　　1系统软件开发环境　　该跳频电调滤波器整个硬件系统的工作处理流程为：系统上电启动→FPGA接收来至外界的频率控制信息→FPGA

3、通过频率信息映射出参数存储器地址→FPGA读取已经写入存储器中的电压参数信息→FPGA将电压参数信息送至DA模块进行数模转换→4DA模块输出电压至电调滤波器使其工作在当前中心频率→FPGA处于空闲状态，等待新的频率控制信息。　　从上述硬件系统工作流程可知，跳频电调谐波器当前中心频率的设置是由基于FPGA的控制系统实现的。首先FPGA通过SPI接口接收来至综合业务模块的频率字信息；之后FPGA通过该频率字信息计算出所要设置的工作频点对应的EEPROM存储器的地址，该地址中存储有对应工作频点所需要的调谐电压参数

4、；FPGA向EEPROM发送读命令与地址信息并接收EEPROM返回的数据；最后FPGA将读取的电压参数送至10位DA转换模块，得到当前工作频点对应的调谐电压，并由此电压来控制跳频电调滤波器的中心频率。　　本设计中FPGA可以实时接收并处理来至外部的频率字信息，系统软件设计的主流程如图1所示。　　本设计选用Xilinx公司ISE（IntegratedSoftwareEnvironment）作为电调滤波器软件控制系统的开发和调试工具，使用VerilogHDL描述语言实现基于FPGA的软件控制程序。　　1.1IS

5、E集成开发环境简介　　ISE是集成综合环境的缩写，它是XilinxFPGA/CPLD的综合性集成设计平台，该平台集成了设计、输入、仿真、逻辑综合、布局布线与实现、时序分析、芯片下载与配置、功率分析等几乎所有设计流程所需工具。需要提出的是ISE中还集成了两款仿真器ISESimulator和Modelsim，从而可以实现更快的仿真和更大的设计容量。另外ISE支持Spartan-3EFPGA系列和超低功耗Spartan-3LFPGA，因而可支持额外的大批量设计，可以大大节约设计者的成本。4　　1.2ISE开发FP

6、GA流程　　一般来说完整的ISE软件设计流程包括：电路设计与输入、功能仿真、综合、综合后仿真、实现、布局布线后仿真与验证以及下载调试等主要步骤，如图2所示。　　2SPI接口设计实现　　SPI（串行外围接口）总线，是一个同步串行接口的数据总线，它具有全双工、信号线少、协议简单、传输速度快等优点。SPI总线最典型的应用就是主机与外围设备之间的实时通信。本文中综合业务单元与跳频滤波器单元之间采用SPI同步串行通信，内容包括：预留信息、频率信息（频率信息采用BCD编码格式，先送高字节，再送低字节）。其中频率字的高字

7、节表示频率的十M位和M位，低字节表示频率的百K位和十K位，频率信息以50K为一个步进。例如，38.65M对应的频率字为：0x3865。　　FPGA作为从机，接收来至综合业务模块通过SPI协议发送来的频率字。在时钟的上升沿，将数据线上的频率字移位至内部寄存器，频率字的前8位是预留位，后16位是频率信息。FPGA中的接收寄存器用VerilogHDL语言描述如下：　　always@（posedgeSysclk）begin　　if（Reset==1'b1）　　rx_shifter<=24'h0；　　elseif（s

8、ck_pose==1'b1）begin　　rx_shifter<=（rx_shifter<<1）；　　rx_shifter[0]<=Iwo；4　　end　　end　　3I2C接口读写EEPROM设计　　跳频电调滤波器FPGA控制单元接收到来至综合业务模块的频率字信息，通过内部算法将其映射到对应频点的存储器地址信息，之后FPGA将完成对EEPROM存储器的读操作。设计中采用24FC1025系列EEPROM作为电调滤