资源描述：
《基于fpga的混合扩频发射机设计与实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、基于FPGA的混合扩频发射机设计与实现摘要：以Alter公司的FPGA为硬件平台，以QuartusII为设计工具，来实现该直扩/跳频混合发射系统。顶层采用图形设计方式，各个模块均采用Verilog语言进行设计。编码模块釆用了RS(255,223)码与卷积码(2,1,7)相结合，扩频模块采用GOLD码序列进行扩频，调制模块采用MSK调制。仿真结果表明：各个仿真模块均满足设计的要求，整个系统输出稳定无毛刺，达到了预期的效果。关键词：直扩/跳频；发射机；VerilogHDL；MSK中图分类号:TN710-34文献标识码:A文章编号：100
2、4-373X(2011)24-0151-04DesignandImplementationofHybridSpread-spectrumTransmitterBasedonFPGAMAJia-jia,ZHANGFu-hong(SchoolofCommunicationEngineering,HangzhouDianziUniversity,Hangzhou310018,China)Abstract：Adirectsequence/frequencyhoppingspreadspectrumtransmittertakingAlter
3、FPGAasahardwareplatformandQuartusllasadesigntoolwasimplemented・EachmodulewasdesignedwithVerilogHDLandthetoplayerofthesystemwasdesignedwiththegraphicmethod・RScode(255,223)andconvolutioncode(2,1,7)areadoptedinthecodingmodule・Goldcodesequeneeisadoptedinthespreadspectrummo
4、dule,andMSKmodulationtechnologyisadoptedinthemodulationmodule.Thesimulationresultsindicatethateachmodulemeetsthedesignrequirements,andthesystemoutputisstablewithoutburr.Thedesiredresultwasachieved・Keywords：DS/FH;transmitter;VerilogHDL;FPGA收稿日期：2011-08-26基金项目：浙江省新苗人才计划项
5、目(ZX100701049)0引言扩频通信［1］是将待传输的信息数据用伪随机序列进行调制，实现频谱扩展后再发射出去进行传输。在接收端，使用与发射端相同的伪随机码对接收到的信号进行相关处理，恢复出原来的信息。直扩/跳频(DS/FH)混合模式是一种有效的方法，它结合了直扩扩频与跳频扩频的优点，消除了直扩扩频与跳频扩频的局限性，可广泛应用于军事通信中，达到更好的抗干扰效果。该设计以FPGA为硬件平台，以QuartusII为设计工具来实现直扩/跳频[2](DS/FH)发射机的。顶层采用图形设计方式，各个模块均采用Verilog[3]语言进行
6、设计，编码模块采用了RS(255,223)码与卷积码(2,1,刀相结合，扩频模块采用GOLD码序列进行扩频,调制模块米用MSK调制。1发射系统的总体框图所设计的发射机系统主要包括：信道编码器、组帧电路、直扩部分、成形电路、调制器、数/模转换器、频率合成器、RS码产生器、混频器、功放、天线等。组成框图如图1所示。图1基于DS/FH扩频技术的发射机系统的组成框图射频部分主要采用跳频技术将中频信号进行频谱搬移，通过跳频调制和高频混频两步完成，用到频率合成技术和滤波等，这主要通过硬件实现。基带部分则完成FPGA［4］的设计，下面将详细介绍。
7、主要可以划分为以下几个模块：编码模块、组帧模块、扩频模块、调制模块。编码模块完成信息的RS编码［5］和卷积编码；组帧模块在经过编码的数据前面添加位同步和帧同步信息；直接序列扩频模块将信号频谱扩展到一个很宽的频段上；MSK调制模块利用扩频序列去调制载波，将扩频调制信号搬移到射频上去，然后经过功率放大，D/A变换发送出去。2各个发射模块的功能介绍及设计2.1编码模块设计整个编码实现由4级组成，分别是RS编码、交织、并/串转换和卷积编码，如图2所不。2.2组帧模块设计在信息发送端，经过编码的数据插入状态标识组成数据帧。再加上同步序列、帧同
8、步，组成1帧。组帧器的设计思路：首先将输入数据放入一个寄存器，输出12b的同步序列，以及帧同步码——巴克码；之后，将保存的部分状态标识数据依次输出；最后，通过移位法将输入数据依次移位输出，输完之后加上帧尾。设计结果如图3所示。图3中：
