实验-无线衰落信道的误码率分析

实验-无线衰落信道的误码率分析

ID:31205569

大小:108.11 KB

页数:4页

时间:2019-01-07

实验-无线衰落信道的误码率分析_第1页
实验-无线衰落信道的误码率分析_第2页
实验-无线衰落信道的误码率分析_第3页
实验-无线衰落信道的误码率分析_第4页
资源描述:

《实验-无线衰落信道的误码率分析》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、《无线通信及网络原理》课程综合实验无线衰落信道的误码率分析一、实验目的1.了解无线信道的误码形成原理2•分析瑞利衰落信道的基木特征3.掌握使用Matlab进行QPSK调制与解调4.掌握使用Matlab分析信道的误码率5*.掌握信道编解码的基本原理及其FPGA实现二、实验内容1.瑞利衰落信道的表示2.使用matlab构建QPSK通信仿真系统3.使用matlab分析所构建系统在加冇白噪声的瑞利衰落信道情况下的误码率4.对増加信道编解码后的侍道,使用Matlab重新进行谋码率分析(编解码方式任选)5*.编IJVerilog代码,验证信道

2、编解码流程的换件实现过程三、实验设备1.装冇Matlab的PC1.安装有XilinxFPGA的实验开发板四、基本实验原理瑞利衰落信道(Ibyleighfadingchannel)是一种无线电信号传播环境的统计模型。这种模型假设信号通过无线信道之后,其信号幅度是随机的,农现为“衰落”特性,并H多径衰落的信号包络服从瑞利分布。由此,这种多径衰落也称为瑞利衰落。这一信道模型能够描述山电离层和对流层反射的短波信道,以及建筑物密集的城市环境。瑞利衰落只适丿小丁•从发射机到接收机不存在直射信号的情况,否则应使川莱斯衰落信道作为信道模型。对于建

3、筑物密集的城镇中心地帯,密集的建筑和其他物体使得无线设备的发射机和接收机之间没有直射路径,而H使得无线信号被衰减、反射、折射、衍射,因此属于瑞利衰落状态。瑞利衰落属于小尺度的衰落效应,它总是叠加于如阴影、衰减等大尺度衰落效应上。Rayleigh密度是Rician分布的特殊情况,即当没有直视分量(Z二0)时,接收信号全部由多径倍号组成,英信号包络r的概率密度函数为大量实测数据和埋论分析表明,在多径传播条件下,假设“不存在视距路径”,接受信号的包络服从瑞利分布,和位服从均匀分布,这种假设在离基站较远,非视距传播时是成立的。QPSK是利

4、用载波的四种不同相位差來表征输入的数字信息,是四进制移相键控。QPSK是在1二4时的调相技术,它规定了四种载波相位,分别为45°,135°,225°,315°,调制器输入的数据是二进制数字序列,为了能和四进制的载波相位配合起來,则需耍把二进制数据变换为四进制数据,这就是说需耍把二进制数字序列中每两个比特分成一组,共冇四种组合,即00,01,10,11,其中每一组称为双比特码元。每一个双比特码元是由两位二进制信息比特组成,它们分別代表四进制符号屮的一个符号。QPSK屮每次调制可传输2个信息比特,这些信息比特是通过载波的四种相位来传

5、递的。解调器根据星座图及接收到的载波信号的相位來判断发送端发送的信息比特。QPSK信号可以看作两个载波正交2PSK信号的合成,下图表示QPSK正交调制器。输入u由QPSK信号的调制可知,对它的解调可以采用与2PSK信号类似的解调方法进行解调。解调原理图如下所示,同相支路和止交支路分别采川相干解调方式解调,得到和,经过抽样判决和并/串交换器,将上下支路得到的并行数据恢复成串行数据。输入带通滤波器低通滤波器cosej血纠JY'[JL►我波恢复抽样判决门噪声是指功率谱密度在整个频域内均匀分布的噪声。所有频率具彳j相同能量的随机噪声称为白

6、噪声。使用MatlabnJ'以很方便地产牛高斯白噪声。信号在传输中往往山于各种原因,使得在传送的数据流中产生误码,从而使接收端产生图象跳跃、不连续、出现马赛克等现象。现有的方法是通过信道编码这一环节,对数码流进行相应的处理,使系统具有一定的纠错能力和抗干扰能力,可极大地避免码流传送中谋码的发生。四、设计要求按下表内容分项实施设计,MATLAB代码不能使用simulink等预定义模块(红色部分直接提供参考资料,其他内容自行查找参考资料)序设计内容递交内容1瑞利衰落的形成原理及常见工作场景实验报告2完成QPSK的调制与解调MATLAB

7、代码3对调制解调之间的理想冲击信道,添加高斯白噪声,实现误码率的统计MATLAB代码,给出误码率曲线4将理想冲击信道改变为瑞利衰落信道,统计误码率瑞利衰落信道模型报告,给出在瑞利衰落信道下的误码率曲线5在调制解调端之外的信道编解码模块,设计相关的编解码方案(自选),统计经过信道编解码后的系统误码率给岀经过信道编解码处理后的误码率曲线6学习定点化的基本方法给岀定点化后系统误码性能曲线7*使用Verilog语言,重新编写信道编解码模块的定点代码,并在FPGA平台上验证:使用片上RAM作为测试数据输入,使用chipscope读取输出并验

8、证。测试数据对照试验分析报告FPGA综合报告五、实验作品评价中的可加分项目1.上述打星号的部分2.分析除瑞利衰落外的英他常见衰落信道模型3.使用定时分析约束文件,可捉高综合速度

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。