基于fpga的cmos图像传感器采集系统设计

基于fpga的cmos图像传感器采集系统设计

ID:31038227

大小:2.35 MB

页数:7页

时间:2019-01-06

基于fpga的cmos图像传感器采集系统设计_第1页
基于fpga的cmos图像传感器采集系统设计_第2页
基于fpga的cmos图像传感器采集系统设计_第3页
基于fpga的cmos图像传感器采集系统设计_第4页
基于fpga的cmos图像传感器采集系统设计_第5页
资源描述:

《基于fpga的cmos图像传感器采集系统设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA的CMOS图像传感器采集系统设计曾桂英潘金艳(集美大学信息工程学院,福建厦门361021)摘要针对大市场、小目标实时监测系统测量视场与测量速度相互制约的问题,研究了基于FPGA的具有CMOSROI控制功能的图像采集系统的设计。应用FPGA驱动CMOSIBIS-6600,并对其获取图像进行实时预处理,提取小目标位置信息,进行图像开窗跟踪,实现对高速运动的小目标实时精确定位。开窗跟踪技术,缓解了监测系统中测量视场与测量速度间的矛盾。关键词FPGACMOSROIIBIS-6600跟踪采集DesignoftheCMO

2、SSensorImageAcquisitionSystemBasedonFPGAZENGgui-yingPANjin-yan(SchoolofInformationEngineering,JimeiUniveristy,Xiamen361021,China)[Abstract]Forthewidefieldandsmalltargetrealtimemonitoringsystem,researchthedesignoftheCMOSsensorimageacquisitionsystembasedonFPGA.FPGA

3、hasbeenappliedtodrivetheCMOSIBIS-6600,aswellastopreprocesstheimageitgets,distillthepositioninformationofsmalltargets,andthendrivetheCMOSundertheROIreadoutmodetotrackthehighspeedmovingtarget.TheapplicationoftheROIreadouttechniquerelievesthecontradictionbetweenthef

4、ieldandspeedinthemonitoringsystem.[Keywords]FPGACMOSROIIBIS-6600TracingCollection引言随着超大规模集成电路工艺技术的飞速发展,CMOS图像传感器性能不断完善,感光阵列不断增多,在工业自动化、民用视频、军事侦察、空间遥感成像等领域得到广泛应用[1]。但随着CMOS图像传感器感光阵列的不断增加,对系统存储和数据实时处理提出了更高的要求,且在主频一定的情况下,随着像元阵列的提高,CMOS图像传感器读出帧频将大大降低。根据市场调研,CMOS感光阵列在

5、2000*2000像元左右,其满屏输出模式下帧频都不大于30Hz。CMOSAPS具有ROI(Region-of-interest)输出模式,可对焦点目标进行开窗操作,以Fillfactory公司生产的IBIS4_6600为例,采用40MHz主频时钟,当窗口大小设置为128*128像元时,数据输出帧频可达1kHz以上。故对于光电测角[2]、星敏感[3]等实时性要求较高的特殊应用领域,可采用CMOS图像传感器的ROI输出模式,达到提高帧频、降低系统存储与数据处理压力的目的。本文介绍了基于FPGA的具有CMOSROI控制功能的

6、图像采集系统的设计。1CMOS图像采集系统组成图1图像采集系统组成框图系统组成框图如图1所示,主要由FPGA主控模块、CMOS图像获取模块及FIFO数据缓存3部分组成。其中FIFO数据缓存模块,用于缓存ROI工作模式下采集信息,以便后续处理模块进行数据处理,采用TI生产的SN74V293,其数据缓冲容量为64K×18bits,在128×128像元窗口工作模式下可同时缓存4帧信息。对于全屏采集工作模式下图像数据,仅在FPGA内部进行数据预处理,获取小目标位置信息后丢弃,而不向后端输出,以简化后续数据处理模块复杂度。2IBI

7、S_6600图像获取模块CMOS图像传感器,选用FillFactory的IBIS4-6600[4],该传感器的工作状态由内部状态控制寄存器及其驱动与同步时序进行控制。2.1IBIS_6600驱动与同步时序IBIS_6600驱动及同步时序如图2所示,包括系统时钟(SYS_CLOCK)、帧启动(Y_START)、行启动(Y_CLOCK)、数据有效位(PIXEL_VALID)、帧结束(EOF)及行结束(EOL)信号,其中系统时钟、帧启动、行启动为系统控制输入信号,数据有效位、帧结束标志及行结束标志为CMOS输出反馈信号。图2I

8、BIS_6600驱动及同步时序图3SPI接口2.2状态控制寄存器与SPI接口IBIS4_6600内部集成12个16位状态控制寄存器,控制ROI窗口大小及起始位置、积分时间、子采样模式、复位方式、数据读出模式、EOF/EOL/PIXEAL_VALID信号延迟等。IBIS_6600上电后必须对其进行复位操作,复位后内部状

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。