硬件基础总线数据传输

硬件基础总线数据传输

ID:30860396

大小:236.19 KB

页数:3页

时间:2019-01-04

硬件基础总线数据传输_第1页
硬件基础总线数据传输_第2页
硬件基础总线数据传输_第3页
资源描述:

《硬件基础总线数据传输》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、总线数据传输实验一、实验目的通过实验使学生了解数据在计算机中是怎样传输的,熟悉总线的概念、寄存器之间数据交换的方法、三态缓冲器等,进一步掌握Qimrtus软件的使用,为下一步实验打下良好基础。二、实验电路1Y11Y21V31Y474244IMT4374tOORa::::・:.:::::::::::::::::::::::::::::gam743OCTA12・DIgdOCNaQ1883QS82DID23D4D5MMD6ofNcllc7424474374MVoctalMF01n804DCMOUCMC三、实验原理总线是指一组进行互连和传输信息(指令、数据和地址)的信号线

2、。其基本特征是不允许挂在总线上的部件同吋有一个以上的部件向总线发岀信息;但是,允许挂在总线上的多个部件同时从总线上接收信息。因此,为保证传输信息的正确性、唯一性,输出到总线上的部件须通过“总线电路”向总线发信息。本次试验中,共有三个寄存器(R3、R2、R1)用于存储和接收数据,还有两个冲器,其中一个用于向总线输送数据,另一个连接R3和总线,用于显示R3中的数据。四、实验步骤及概述新建工程-建立BlockDiagramFile-按照电路图连好电路-保存、编译-建立VectorWaveformFile-插入引脚-设置波形-保存、仿真。仿真后的波形如下:丄G<

3、>

4、Po

5、rterS1113rakm61113m沁endA1000■2000m300…4000m-r-500…eoo…沃0D”caictx11i—LakM00ZDCKI00xzxz00rmm・•M-wsBhii!!!0zxzwnZDQ6111HOIDCibilroiaum>0002XZ0013G103□c000□c010X100X000Armaun2XZB!zxzzzZZXa?fCZlalH22ODQL*r«tultitZDCtl—■¥.下面对波形进行详细说明:K是输入到总线的数据;SW_BUS、R3_BUS、R2_BUS.R1_BUS均是低电平有效,LDDR[1]、LDD

6、R[2]>LDDR[3]均是高电平有效。当SW_BUS有效时,(K)由缓冲器写入总线,无效吋,数据无法写入总线,输出为高阻态;当R3.BUS有效时,寄存器R3把数据写入总线,LDDR[3]有效时,寄存器R3从总线中读入数据并储存起来,R2、R1也是同样的道理。简单地说,向总线写入数据,必须SW_BUS有效;R3从总线上读数据,必须LDDRE3]有效(R2、R1同理);R3向总线写入数据时,必须R3_BUS有效(R2、R1同理)On'100ns没有数据输入(K=00)。100ns~200nsK二El,SW_BUS有效,LDDR[1]有效,所以我们成功向总线写入数据E

7、l,R1成功从总线上读入El,并储存来。200ns~300nsK二00,R1_BUS有效,LDDR[3]有效,R1中的数据写入总线,R3从总线上读入数据E1。300ns~400nsK二00,R3_BUS有效,LE显示R3中存储的数据(E1)・400ns"500nsK=D2,SW_BUS有效,LDDR[2]有效,我们又成功的把D2经过缓冲器写入总线中,并且R2从总线上读入数据D2O500ns"600nsK二00,R2_BUS有效,LDDR[3]有效,R2中的数据写入总线,R3从总线上读入数据D2。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。