华中科技大学hust微机原理并行io接口数码管实验报告

《华中科技大学hust微机原理并行io接口数码管实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、电子信息与通信学院实验报告实验名称：微机原理实验课程名称：并行10接口设计班级姓名学号教师、实验目的1.2.3.4.掌握GPIOIP核的工作原理和使用方法掌握屮断控制方式的10接口设计原理掌握中断程序设计方法掌握10接口程序控制方法——查询方式——延时方式二、实验任务写一个数码管滚动输出任意数字的程序，并下载到FPGA板子上，用延时、中断两种方式实现。三、实验原理硬件实现框图如图所示四、硬件实现步骤1•使用XPS创建一个基于AXI总线的最小计算机系统。File->NewBSBProject,如图：2.修改时钟设

2、置：将时钟产生器的时钟输入信号进行修改，修改为单一时钟源。修改后的结果如图：CLKclock^enerator^CX./ICLK▼RESETproc.sys」eset.O::Ext/】▼RST▼clock_generator_0::RSTRsRxRS232::(uart_0)::RX/I▼NONE▼RslxRS232::(uart_0]::TXZ0▼NONE▼NameConnectedPortDirectionRangeClassSExternalPorts0T&xi.gpio3axidlite.OE)mkro

3、blbze.O.dlmbSmicroblaze^OJImb(9microblaze^Omicrobf^ze^O^bra...microbbze.O.d.b…microbbze.OJ^bn..GDdcbug^module由RS232Qdock^generator^0CLKINExternalPorts:£LK上ICLKproc.sys.reset.O::Slo.jfmicroblaze.Ojlmb::L..microblaze.Oj.bram...microblaze.0.dlmb::L..2.添加GPIOIP核

4、，设置seg_0配置:a.在IPCatalog标签中,双击下面图标创建GPIOIP核:曰GeneralPurpose10AXIGeneralPun..l.Ol.bb.添加GPIOIP核后，将名字改为LED_16Bits,如图:(3seg.OS.AXIaxi4lite_0c.更改seg_O配置窗口的属性，如图：Vs

5、核:BClock,ResetandIntern..♦AXIInterruptC…1.04.ab.添加axi_intc_0的中断源，如图:□axijntcJ)IntrLtoH:axLtimer^OJnterruptIProcessor^clkZiProcessor^rstZi(±)(BUSJF)S.AXIConnectedtoBUSaxi4lite_0sa.将microblaze_0实例的INTERRUPT引脚选择axi_intc_O」NTERRUPT,如图：□microblaze^ODLMBILMBM_AXI_

6、DPM.AXI」PDEBUG•二•microblazemicroblaze.O.dlmb▼microblaze.OjImb▼axi4lite.O▼NoConnection▼microblaze.O.debug▼microblazej)^TRACEaxiintr0INTFRRIJPT；▼TRACE1NTFRRUPT2.产生外部GPIO连接：a.选中seg_0中的GPIO」O_O,选择makeexternal,生成外部连接端口；选中GPIO_IO,设置为"Noconnection",取消其外部连接端口;选中seg_

7、0中的GPIO2_10_0,选择makeexternal,生成外部连接端口;选中GPIO2_IO,设置为"Noconnection",取消其外部连接端口。结果如图：Sseg.Ob.在ports标签下，展开ExternalPorts项，可看到seg_0生成的seg_0_GPIO2_IO_pin和seg_0_GPIO_IO_pin端口，如图：EExternalPortsCLKRESETRsRxRslxseg.0_GPIO2.!Oj)inseg.0_GPIO_lOj^inclock^generator^O::CLKI

8、Nproc_sys.reset.O::Ext-Reset」nclock^generator_0::RSTRS232::[uart_0]::RXRS232::(uartjO]::TXseg_0::(gpio_0]::GPIO2JO_Oseg_0::[gpio_0]::GPIOJO_O3.添加timerIP核：a.选择如图的IP核并双击，添加到工程:0DMAandTimer☆AXICent