低频数字式相位测量

《低频数字式相位测量》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、低频数字式相位测量作者：韦志考任云庆任安摘要：本系统主要由相位测量、数字式移相信号发生器和模拟移相网络三大模块组成。分别由两块单片机独立地实现控制与显示功能。采用DDS技术生成两路正弦波信号，并通过改变存储器中数据读取的起始地址来实现数字移相的功能，用Ф-T变换技术来实现相位差的测量，使得测量分辨率精确到0.1º，测得的频率与相位差值送入LCD进行显示，加入红外键盘功能，使得系统具有智能化、人性化的特色。一、方案比较与论证1、相位测量部分方案一：传统的模拟法。该方案采用倍频、计数、门控等电路。此方法难以实现大频率范围的相位测量，精度低、

2、稳定性差。方案二：采用双通道高速A/D对输入的信号进行采集，然后FFT和基波的矢量分解的方法计算出这两个信号的基频和相位。该方案精度高，算法简单，对畸变波形有一定的处理能力。但要求在AD采集前作频率测量，在信号频率较高时，需要使用超高速AD转换器并且需要较高的计算能力，一般需要使用DSP进行信号处理。硬件复杂，难度较高。方案三：整形鉴相法。将输入两相位不同的正弦波通过比较器进行整形，变成方波。然后将两方波进行异或比较输出，从而得到两输入信号的过零时间差和两信号的周期，通过计算获得信号的频率和相位。该方案较简单，普通单片机需要通过扩展外部

3、电路，增强计时、计数能力就能达到满足题目要求的精度。2、数字式移相信号的产生部分方案一：采用单片机的定时器产生数字信号，通过滤波或锁相等环节输出正弦信号。该方案对单片机要求低，但产生的信号频率低，频率步进大，模拟部分产生较大相移，难以保证输出的相位精度，很难达到设计要求。方案二：采用硬件直接数字频率合成（DDFS）技术产生数字信号。直接频率合成方法具有频率转换时间短、近载频相位噪声性能好、精度高，产生的信号频率范围宽等优点,使用FPGA实现，简化了硬件电路。3、模拟移相部分采用常见的模拟器件电阻，电位器，电容和运放的组合电路实现移相。直

4、接对模拟信号进行移相，如阻容移相，变压器移相等，早期的移相通常采用这种方式。采用这种方式制造的移相器有许多不足之处，如：输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等。该方案由于使用模拟器件，因此精度不是很高，硬件系统比较复杂。题目的基本要求部分既是采用此方案，我们按要求完成了这部分电路。一、系统设计与参数1、相位测量设计相位测量仪电路主要为过零比较电路、整成标准的方波后送到FPGA，由FPGA来完成相位测量和频率测量。如图，输入信号经过LM358一级放大后，再到LM336进行过零比较，用74

5、LS14施密特整形后输入FPGA进行处理。原理图为：通过捕获处理后的两通道的方波，就可计算出频率和相位。原理如图2－5所示：图2－5相位计算示意图计算公式为：根据题目要求在20KHz时，应保证2度的精度。可计算出FPGA的计时分辨精度为：Hz当单片机的计时分辨精度优于3.6MHz时，才能保证题目要求的精度。我们使用50MHz的晶振，足可以保证精度的要求。以上是本方案的基本原理，实际使用中采用噪声消除和零点平移修正来减少系统误差。本方案采用32位计时器，可以保证在被测信号周期为1秒时不会溢出。可以满足对被测信号的最低频率要求。2、数字式移

6、相信号发生器的设计实现的基本原理：DDFS原理：DDFS的基本原理框图如图2－6所示。图2－6DDFS的基本原理图DDFS包括信号幅值计算单元、存储正弦数据表的ROM存储器、DAC和输出滤波器组成。正弦波的信号幅值以数据表的形式存储在ROM存储器中，由信号幅值计算单元以恒定的速度进行相位累加计算，计算出当前时刻的输出正弦信号的相位，然后用此相位在ROM种查得应送往DAC的数值。通常使用的相位累加器由N位加法器与N位累加寄存器级联构成。每来1个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累积相位数据相加，把相加后的结果送至累加寄存器的

7、数据输入端。累加寄存器将加法器在上1个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下1个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累积满量时就会产生1次溢出，完成1个周期性的动作，这个周期就是DDS合成信号的1个频率周期，累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为取样地址，对正弦波波形存储器进行相位－幅值转换，即可在给定的时间上确定输出的波形幅值。数模转换及低通滤波器：DAC将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，

8、低通滤波器用于滤除不需要的取样分量，以便输出特定频率段及平滑的正弦波信号。按照Nyquist准则，最高输出频率可达0.5fc。但考虑到实际低通滤波器性能的限制，实际最高输出频率一般取为40％fc。以下是采用