eda总复习概念

eda总复习概念

ID:30776067

大小:82.38 KB

页数:4页

时间:2019-01-03

eda总复习概念_第1页
eda总复习概念_第2页
eda总复习概念_第3页
eda总复习概念_第4页
资源描述:

《eda总复习概念》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、EDA总复习概念1.EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。2.CPLD主要是由可编程逻辑宏单元(MC,MacroCell)围绕中心的可编程互连矩阵单元组成,是以乘积项结构方式构成逻辑行为的器件。以查表法结构方式构成逻辑行为的器件称为FPGAo3.吋序电路,它是由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路,与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是:输出不仅取决于当

2、时的输入值,而且还与电路过去的状态有关。组合逻辑电路由最基本的逻辑门电路组合而成,其特点:输出值只与当时的输入值有关,即输出惟一地由当时的输入值决定。电路没有记忆功能,输出状态随着输入状态的变化而变化。4.功能仿真(前仿真)功能仿真是指在一个设计中,在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。布局布线以前的仿真都称作功能仿真,它包插综合前仿真(Pre-SynthesisSimulation)和综合后仿真(Post-SynthesisSimulation)。综合前仿真主要针对基于原理框图的设计;综合后仿真既适合原理图设计,也适合基于HDL语言的设计。时序仿真(后仿真)时序仿真使用

3、布局布线后器件给出的模块和连线的延吋信息,在最坏的情况下对电路的行为作出实际地估价。时序仿真使用的仿真器和功能仿真使用的仿真器是相同的,所需的流程和激励也是相同的;惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时,并且在仿真结果波形图中,吋序仿真后的信号加载了吋延,而功能仿真没有。5.一个完整的VHDL程序包含实体(entity)>结构体(architecture配置(configuration)、包集合(package)、库(library)5个部分。Library和Package(库和程序包)库主要存放已经编译过的实体、结构体、程序包和配置;程序包

4、主要用来存放各个设计都能共享的数据类型、子程序说明、属性说明、元件说明等部分。Entity(实体)用来说明模块的外部特征。Architecture(结构体/构造体)定义模块的功能。Configuration(配置)将实体和它的结构体联系起來LIBRARY陽;USEieee.stdJogic_1164^11;ZENTITY独aISPORT(arbt:INstdJogic;x,y:OUTstd_logic);END沁展g;✓/ARCHITECTURElogicOF沁妙ISBEGINx<=(aANDNOT阙)OR(bAND阙);y<=aWHEN汕OELSEb;ENDlogic;丿/kCONFIGU

5、RATION沁l如测OF沁~磁ISFORlogicENDFOR;END沁⑶片血;、/库、程序包实体说明结构体配置6.硬件描述语言其实是"画电路”,应该以并行的思维方式进行设计。普通高级语言是顺序执行程序的。7.信号与变量的特点比较对彖信号SIGNAL变量VARIABLE基本用法用于作为电路中的信号连线用于作为进程中局部数据存储单元适用范围在整个结构体内的任何地方都适用只能在所定义的进程屮使用行为特性在进程最后才对信号赋值立即赋值&表示时钟的上升沿clock,eventandclock=T或rising_edge(clock)9.EDA领域前三大著名厂商是:AlteraXilinx、Latti

6、ce.10.对CPLD的下载叫编程(烧写),掉电后数据不丢失。对FPGA的下载叫配置,掉电后依赖于配置芯片重新对FPGA的SRAM写入电路信息。11.实体ENTITY实住鱼IS[GENERIC(类属类);]PORT(端口表);END[ENTITY]实体钱J注意分号结构体ARCHITECTURE结构体名0F实体名TS[说明语句:]BEGIN功能描述语句;END[ARCHITETURE]结构名;简单组合电路如:2选1电路LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux2laISPORT(a,to,s:INSTD_LOGIC;y:OUTSTD_LOG

7、IC);ENDmux2la;ARCHITECTUREoneOFmux21aISBEGINPROCESS(a,bzs)BEGINIFs='O'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDone;12.并行语句分类(2)条件信号赋值(3)选择信号赋值label:WITH_expressionSELECTsignal<=expressionWHENconstantvalue,expr

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。