eda课程设计报告-基于vhdl语言的8位数字密码锁设计

《eda课程设计报告-基于vhdl语言的8位数字密码锁设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、2014级学生EDA课程设计EDA课程设计报告书课题名称基于VHDL语言的8位数字密码锁设计姓名学号院、系、部专业指导教师2016年6月20日一、设计任务及要求：设计任务：设计一个具有能够修改、控制、扫描、显示密码的密码锁电路。要求：1：数码输入：手动用3个拨码开关与3个按键设计三位密码的输入，并在显示器显示出该数值。2：数码验证：开锁时输入密码后，拨动RT键使其为高电平，而CHANGE为低电平检测，密码正确吋开锁，输出LOCKOPEN灯灭，LOCKCLOSE灯亮，表示开锁成功。3:错误显示:当密码输入错误时,LOCKOPEN灯亮,LOCKCLOSE灯灭

2、,表示开锁失败。4:更改密码：当改变密码时，按下CHANGE键使其为高电平，而RT为低电平吋，可改变密码。5：密码清除：按下REST可清除前面的输入值，清除为“888”。指导教师签名：2016年月H指导教师评语:指导教师签名：2016年月日三、成绩指导教师签名：2016年nU基于VHDL语言的8位数字密码锁设计1设计目的（1）熟悉集成电路的引脚安排。（2）掌握各芯片的逻辑功能及使用方法。（3）了解而包板结构及其接线方法。（4）了解电子密码锁的组成及工作原理。（5）熟悉电子密码锁的设计与制作。2设计方案电子密码锁，主要由三部分组成：密码输入电路、密码锁控制

3、电路和密码锁显示电路。作为电子密码锁的输入电路，可选用的方案有拨码与按键来控制输入和触摸式键盘输入等多利4拨码与按键和触摸式4*4键盘相比简单方便而且成木低，构成的电路简单，本设计中采用拨码与按键來作为该设计的输入设备。数字电了密码锁的显示信息电路可采用LED数码显示管和液晶屏显示两种。液品显示具冇高速显示、可靠性高、易于扩展和升级的特点，但是普通的液晶存在亮度低、对复杂环境适应能力差的特点，但是在本设计中任然使用LED数码管。根据以上选定的输入设备与与显示器件，并考虑到现实各项密码锁功能的具体要求，与系统的设计耍求，系统设计采用门顶向卜•的设计方案。整

4、个密码锁系统的总体总体框图如图2」所示。输入模块控制模块显一不枳块拨码与按键—►单脉冲控制—输入译码寄存器与清零信号发生电路数值比较器►LED灯开/关锁电路▼扫描电路三选一选择器vBCD七段译码显示电路•图2.1电子密码锁系统总体框图3功能模块3.1输入模块3.1.1功能介绍输入时有三个拨码键控制输入，每个拨码各控制一位密码，对于其中一个拨码键每拨一次码按一次按键，表示输入一位，当输入四位时输出一位数，用“888”作为初始密码。3.1.2输入模块与仿真图形单脉冲控制如图3.1如卜'图pulsPULQMJinst5J—X战0JIz■keValueal9.8

5、m)ps80.0ns160.0ns240.0ns320.0ns400.0ns<80.0ns560.0nsWO.Ons720.0ns800.0ns8810nriiiiiiiiiii9.8nsJIFIIBOi!10QBOBO1\I*j111J：：ii!!!：!1图3.1上图为单脉冲控制输入，当M给一上升沿信号将在PUL输出一位与之对应的高或低电平。四位串行输入并行输出寄存器如下图3.2shifterdinqout[0..4]resetCLKinstlValueat9.8nsIO.0ns170.0ns330.0ns490.0ns650.0ns810.0ns

6、111111Kane9.8nsJcuBOIydinSO田qoulBOOOOOcooooIim；：：：HUooonfresetBOL图3.2上图为4为吊行输入并行输出寄存器，它由4个D触发组成，当“set为高电平时，每给一脉冲输入数据将向右移一位二值代码，它能同时复位。3.1.3程序的输入在文木区内输入程序，程序如下：单脉冲信号控制puls.vhdLIBRARYIEEE;USEEEE.STD_LOGIC_1164.ALL;ENTITYpulsISPORT(PUL,M:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDpuls;ARCHITECT

7、UREBEHAVEOFpulsISSIGNALTEMP:STD_LOGIC;BEGINPROCESS(M)BEGINIFM'EVENTANDM二TTHENIFPUL二TTHENTEMPv=T;ELSETEMPv"；ENDIF;ENDIF;ENDPROCESS;Qv二TEMP;ENDBEHAVE;4位串行输入并行输出寄存器shifte匚vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYshifterISPORT(din:INSTD_LOGIC;reset,CLK:INSTD_LOGIC;qout:bufferS

8、TD_LOGIC_VECTOR(0TO3))；ENDshifter;ARCHIT