欢迎来到天天文库
浏览记录
ID:30697507
大小:1.32 MB
页数:5页
时间:2019-01-02
《gtp基本功能的使用方法》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、内部公开InternalUseOnly▲GTP基本功能的使用方法在设计中使用GTP时只须将coregenerator生成的文件中src目录下的XXXtile.v模块实例化在代码中即可。GTP由很多小的功能模块组成,有些模块是可选的,有些则是要实现告诉串行所必须的。每个模块主要有两部分的设置,一个是GTP的端口设置,另一个是参数的设置。在coregenerator中的设置就是通过这来那个部分的设置来体现的。对使用GTP时所需要的基本模块设置的说明如下:1.时钟设置、TXinterface和RXin
2、terface的设置V5中GTP的单位是tile,每个tile中有两个GTP,每个GTP包括一个接收器和一个发送器。我们所要提供给GTP的时钟CLKIN有三种来源:1通过专用的管脚和布线资源引入到GTP。2通过其他的tile共享时钟(注意共享的时钟域不能有重叠部分,并且一个tile最多只能将时钟提供给他上面和下面的三个tile共享)3片内逻辑产生时钟(最不可取的方法jitter和skew都很大)。输入到GTP中的clkin要经过内部的PLL进行频率变换,如果使用coregenerator,只需要
3、设置好线速率和内部数据宽度,软件便可以给出所需要的clkin(选择会有多种,顺序越靠前的是越优的选择)。例如给出TDM模块中GTP的linerate为2.4576Gbps,内部数据宽度是10,我们便可以选择第二个可选频率122.88MHz作为CLKIN。第5页<以上所有信息均为中兴通讯股份有限公司所有,不得外传>AllRightsreserved,NoSpreadingabroadwithoutPermissionofZTE内部公开InternalUseOnly▲TXinterface是GTP与
4、用户自己逻辑的接口,接口可以是8、16、10、20位的(如果是10和20位则不能使用8/10编码),数据在TXUSRCLK2的上升沿打入GTP内,数据再向后面流的过程中还会遇到另一个时钟域:TXUSRCLK,TXUSRCLK与TXUSRCLK2相同或者是他的两倍,这取决于输入的数据位数,如果输入数据是8或10则TXUSRCLK与TXUSRCLK2相同,如果是16或20则TXUSRCLK是TXUSRCLK2频率的两倍。TXUSRCLK2与TXUSRCLK的时钟沿要是同步的,要求他两个与CLKIN是
5、同一个时钟驱动的。TXUSRCLK2与TXUSRCLK的驱动方法可以有两个:1将REFCLKOUT分频,REFCLKOUT是CLKIN的拷贝输出。2使用TXOUTCLK,TXOUTCLK是使用内部PLL分频后直接得到的TXUSRCLK所需要的频率,但是由于TXOUTCLK是内部PLL产生的,所以必须等PLL输出稳定后才有效。RXinterface是GTP接收到的数据域用户逻辑的接口,位数设置是同TXinterface一样的,但是在使用户域时钟RXUSRCLK和RXUSRCLK2的选择上不同。如果
6、GTP的接收器和发送器使用的是同一个时钟输入,那么RXUSRCLK和RXUSRCLK2也可以使用REFCLKOUT或TXOUTCLK作为驱动,但是如果接收器的时钟是从接受数据中利用CDR恢复出来的,则只能使用RXRECCLK驱动,并且使用相位对齐功能,如果使用了时钟校正功能则可以使用同上面这三种驱动源。2.8/10编解码这个模块是可以bypass的,以减少延时,但是在工程中使用的比较普遍。使用该编码的好处和代价:第5页<以上所有信息均为中兴通讯股份有限公司所有,不得外传>AllRightsres
7、erved,NoSpreadingabroadwithoutPermissionofZTE内部公开InternalUseOnly▲8/10编码使用的查找表的方式每一个输入的8位数都会唯一映射到两个对应的10位数,这两个十位二进制数有一个是1比0多,另一个是0比一多,每次选哪个要根据上一个码的1或0的多少来定,一般是符合正负交替的顺序。8/10编码还有一个K字(有输入管脚是控制是否将输入映射为K字),可以作为控制字来用。解码就是一个反映射过程,同时能够通过相应关口告知用户逻辑收到的码是否为K字、是
8、否是一个错误的码字或者是否不符合正负交替的规则。3.用户域和PMA域时钟的同步设置每个GTP的时钟区域可划分为2个:1.TX/RXUSRCLK2和TX/RXUSRCLK,这是GTP靠近用户逻辑的始终域,这两个时钟虽然频率有可能相同或者是2倍的关系,但是要求由同一个时钟源驱动,所以可以划分为同一个时钟域,本文中称用户域。2.发送接收的linerate和XCLK,这两个时钟是由GTP内部PLL产生的,也是同源驱动的,并且相差8倍或10倍(取决于内部数据宽度),文中称之为PMA域。这两个域之间的时钟也
此文档下载收益归作者所有