层次化设计研究论文 .doc

《层次化设计研究论文 .doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文层次化设计研究论文　　摘要研究了层次化设计中如何达到时序收敛。从层次化设计的流程分析，介绍如何人为地选择并且调整一些布局布线方面的问题从而使得设计更能实现时序收敛。最后以图文及数据相结合的方式举例说明了层次化设计时序收敛的可行性。　　关键词层次化设计；收敛性；模块布局；时钟优化；延时分配；大型设计　　1引言　　如今一般的后端设计是采用把网表打散，把所有的逻辑单元看作是一个层次上，层次关

2、系不用考虑，一起进行设计，优化。这样设计的好处是逻辑关系比较简单，在做优化的时候，可以对逻辑单元直接处理，所有的物理单元都是可见的。但是，随着现在设计越来越复杂，单元越来越多，现在的单层次的EDA工具的承载能力遭到了挑战。由于设计的庞大，使得后端设计所花费的时间越来越长，于是出现了层次化设计流程。　　层次化设计流程是指把设计对象分成多个模块分层次设计，在设计的过程中，要考虑层次之间的关系，顶层模块和底层模块的关系，层次内部的优化等等。最终，在各个模块达到其各自设计要求的同时，满足顶层的设计要求。　　2层次化设计的背景　　层次化设计的优势　　大多

3、数原因是设计规模的庞大。很大的一个设计就需要考虑层次化。　　层次化设计可以给一个模块里的设计单元一些约束，使他们可以在一个区域内布局布线。这种约束性给某些特殊的设计带来方便，比如说：多电压设计。随着现在对低功耗的要求越来越广泛，设计者一般会对不同的模块进行低功耗的考虑。不同模块会有不同的供电电压。这样，层次化设计可以对这些不同的模块单独进行功耗分析和设计。　　层次化设计有时候也是应项目进行的情况可以采取的一个方法。一般来说，一个大型的设计会分几个小组分别设计几个模块。几个模块的进度有可能不一样。后端设计一般不会等到所有的模块完成了以后才进行。一

4、般来说，可以对部分没有完成的模块估计一个大小，时序。然后把这些模块当作是BlackBox放到顶层进行后端设计。这时候，我们采取的也是层次化设计。　　层次化设计也是一种设计流程的选择。一个模块的单元如果约束在一起，其内部的优化可以更方便。芯片的各个模块能有效地控制单元固有的离散性，从而最大限度地减少时序或拥塞的变化。　　层次化设计常见问题　　由于有层次化的划分，模块之间及与顶层的关系是不透明的。和平面设计不同，顶层的优化不能进入到模块内部，这样，有可能造成优化的限制。　　层次化设计对逻辑的要求比较严格，改变逻辑的时候要注意对层次化的影响。比如，如

5、果在布线的时候，需要穿越某些模块，那需要在这些模块中新增加逻辑连线。所以，逻辑的更新要和布局布线同步。　　层次化设计中，模块内部优化所需要的约束条件是通过在顶层的分析中得到的，而顶层的分析又是基于模块内部的情况得出的。所以，这是个反复的过程。层次化设计要注意反复优化时应该遵循收敛原则。最后的结果应该是顶层的时序得到满足，模块的时序也得到满足。　　3层次化设计流程　　层次化分块。在读入的网表文件中，前端的设计者会按照功能创建一些模块。在层次化设计中的初始，就要对这些模块进行分析，有些模块需要打散并入到顶层，有些大的模块需要保留，当作一个子modu

6、le进行分层处理。　　层次化放置单元。把子模块里的单元集中放在子模块里。　　如果timing有问题，做一下简单的优化，比如说修复一些DRC的violation，插入/删除/更换一些缓存器。　　Power的处理。power会采取网格状的模式，同时会做power的分析，做完之后preroute可以先不要做。　　时钟的规划。现在工具已经可以提供一种由下而上的时钟规划。利用工具提供的方法做完时钟规划后，可以得到一个初步的时钟优化，同时会得到一个优化的结果，就是指顶层的时钟的skew能被优化到什么结果，底层的时钟优化的目标是是么。当然这个只是初步得到的结

7、果，可以做个参考。如果得到的skew很差，那就需要重新考虑模块的布局了。　　模块化的布线。接下来就可以为产生接口的位置及产生的子模快做准备了。接口的位置是通过布线来得到的。工具会对整个设计进行布线，这样的布线是指globalroute。子模块内部的布线是首要考虑的，接下来是接口的布线，最后是顶层的布线。而端口的位置就是通过接口的连线在子模快边界的交点的位置产生的。由于是global的route，交点不是在wiretrack上，所以，最后接口的实际位置将会稍微偏离globalroute。　　把模块变成软模块并且产生接口位置，同时把电源线复制到底层

8、。　　为模块产生时序的模型。由于软模块内部的信息顶层是看不到的，所有要通过ilm把内部的时序信息映射到顶层去。这样在顶层做时序分析的时候就能包含整个设