资源描述：
《基于lonworks的智能网络测控系统设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果基于LonWorks的智能网络测控系统设计 摘要:本文主要叙述了基于LonWorks的智能网络测控系统的设计思想,其中包括电源电路、MC与AT89C52的接口、神经元芯片3150的存储器扩展等硬件电路的设计及AT89C52单片机程序和Neuron芯片的应用程序两部分的流程图,最后对系统的硬件和软件的抗干扰性措施作了简单的介绍。 关键词:LonWorks;智能节点;智能网络测控 中国编辑。 现场总线控制系统FC
2、S是针对传统的DCS系统的不足之处提出来的,它跨越了电子、控制、仪器仪表、自动化、计算机和网络等领域,因此具有一定的学术意义。在众多总线中,LonWorks现场总线以其完全支持ISO/OSI七层协议,支持多种通信媒介,可靠性高,可互操作,兼容性和灵活性好等独特的优点成为现场总线的主流。 本文对基于LonWorks的高可靠性、全开放的智能网络进行研究和应用,通过大量的实验,开发和设计智能测控系统。 1LonWorks智能节点的设计概述 基于神经元芯片的开发可以分为两种:课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出
3、结果，特别是对实验条件等要有恰当的估计。从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果 (1)基于控制模块的硬件设计方法;(2)基于收发器的硬件设计方法。 控制模块中通常包括神经元芯片、Flash、程序存储器、收发器以及RAM等,用户只需设计自己的应用电路,可缩短产品的开发周期。而基于收发器的设计方法除了考虑应用电路设计,还必须考虑神经元芯片与Flash存储器以及RAM的接口电路。采用这种方法时,电路板设计加工以及生产工艺要求较高,但可以降低产品成本,提高设
4、备的市场竞争力。为了学习和以后研究的需要,本文采用第二种设计方案。LonWorks技术是一种控制网络层次上的技术,故节点的开发离不开对网络的整体考虑,根据控制策略的不同,节点的开发会有所不同,但对于一个控制网而言,不外乎由传感器、执行器、获取和传输数据局的网络、执行控制逻辑的控制和程序等构成。而对于组成网络重要部分的节点而言,所完成的任务无非是获取和传输数据,并根据所获取的数据信息来执行相应的控制逻辑。故此,一个通用节点可由图1表示。 下面将讨论LonWorks节点的硬件设计和开发以及LonWorks节点的逻辑编程。 LonWorks智
5、能节点的硬件电路设计 电源电路设计课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出结果，特别是对实验条件等要有恰当的估计。从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果 交流电源电压经过全波整流后,采用7805芯片变成节点电路需要的5V的直流电源。设计如图2所示。 与AT89C52的接口 该节点采用AT89C52作为主处理器,与神经元芯片接成并行I/O对象的操作模式。神经元芯片的并行I/O对象允许以最高为的速率双向传输数据。并
6、行I/O对象的物理接口通过神经元芯片的11个I/O引脚完成。应用在并行I/O状态下的神经元芯片不再能有其他的I/O对象来处理物理接口,神经元芯片固件还可实现令牌传递和握手协议来实现同步和防止总线竞争。为增加设计的灵活性,神经元芯片提供几种并行I/O对象的操作模式:主模式,从A模式和从B模式。本节点中神经元芯片与单片机AT89C52的连接采用从A模式,其接口电路如图3所示。 由于神经元芯片3150的握手信号HS是集电极开路的,因此需要接上一个10kΩ的上拉电阻。在Slave课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出
7、结果，特别是对实验条件等要有恰当的估计。从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果A模式中,神经元芯片3150是在主处理器的控制下工作的,对主处理器来说,神经元芯片3150是含8个数据位和3个控制位的并行I/O设备。单片机的P0口与神经元芯片3150的IO0~IO7相连作为8位数据总线,与神经元芯片3150的IO10相连接作为握手信号端,与IO8相连作为CS信号端。HS信号由神经元芯片3150的内部固件控制,当HS为高电平时,表示神经元芯片3150正在读写数
8、据、处于忙状态,当HS为低电平时,表示神经元芯片3150数据处理完毕,可以进行下一次通信了。在总线上主处理器和从处理器之间
