edasopc实验开发平台

《edasopc实验开发平台》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA/SOPC实验开发平台JC-SOPC-V实验指导书（EDA部分）北京杰创永恒科技有限公司目录前言1基础实验部分3实验一简单的QUARTUSII实例设计3实验二基于VHDL格雷码编码器的设计26实验三含异步清零和同步使能的加法计数器30实验四八位七段数码管动态显示电路的设计34实验五数控分频器的设计38实验六图形和VHDL混合输入的电路设计41实验七步长可变的加减计数器的设计46实验八四位并行乘法器的设计49实验九设计四位全加器52实验十可控脉冲发生器的设计55实验十一基本触发器的设计58应用实验部分61实验十二

2、矩阵键盘显示电路的设计61实验十三16*16点阵显示实验67实验十四直流电机的测速实验73实验十五步进电机驱动控制79实验十六PS2接口键盘显示实验84实验十七VGA彩条信号发生器的设计91实验十八用VHDL设计七人表决器96实验十九用VHDL设计四人抢答器99实验二十正负脉宽调制信号发生器设计102综合设计实验105实验二一数字频率计的设计105实验二二多功能数字钟的设计111实验二三数字秒表的设计114实验二四出租车计费器的设计117实验二五基于VHDL的数码锁的设计120附表一：核心板上资源模块与FPGA的管脚

3、连接表123附表二：系统板上资源模块与FPGA的管脚连接表129前言近十年由于超大规模集成电路和软件技术的快速发展，使数字系统集成到一片集成电路内成为可能，Altera、Xilinx、AMD等公司都推出了非常好的CPLD和FPGA产品，并为这些产品的设计配备了设计、下载软件，这些软件除了支持图形方式设计数字系统外，还支持设计多种数字系统的设计语言，使数字系统设计起来更加容易。在小规模数字集成电路就要淘汰的今天，作为一个电子技术工程技术人员不懂VHDL语言和CPLD、FPGA器件设计就象在计算机时代不会使用计算机一样可

4、怕。本实验指导书的目的就是帮助读者学会设计数字系统，并熟悉Altera公司产品和软件QUARTUSⅡ及其它相关软件的使用。本实验指导书的实验内容从简单的组合电路的设计到复杂的数字系统的设计，详细的介绍了系统的设计方法和软件的各种操作。读者可以通过这本实验指导书设计自己的数字电路。本实验指导书选编了有代表性的实验近三十个，实验内容从简单到复杂，使使用者能够很快的入手，同时本实验指导书还可以作为电子技术的加深课程或作为电子技术工程师参考用书。本实验指导书配合JC-SOPC-VEDA/SOPC系统开发平台系列产品使用。如果

5、用户有批评和建议可以和我们联系：E-mail：hhfpga@163.comhttp：www.bj-jc.com由于时间仓促，资料缺乏，有错误之处请读者原谅。编者137137基础实验部分实验一简单的QUARTUSII实例设计一、实验目的1、通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。2、初步了解QUARTUSII原理图输入设计的全过程。3、掌握组合逻辑电路的静态测试方法。二、实验原理3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它

6、则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。其真值表如表1-1所示输入输出ABCD7D6D5D4D3D2D1D0000000000010010000001001000000100011000010001000001000010100100000110100000011110000000表1-1三-八译码器真值表137译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进

7、行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。一、实验内容在本实验中，用三个拨动开关来表示三八译码器的三个输入（A、B、C）；用八个LED来表示三八译码器的八个输出（D0-D7）。通过输入不同的值来观察输入的结果与三八译码器的真值表（表1-1）是否一致。实验箱中的拨动开关与FPGA的接口电路如下图1-1所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。其电路与F

8、PGA的管脚连接如表1-2所示图1-1拨动开关与FPGA接口电路信号名称FPGAI/O名称核心板接口管脚号功能说明K[0]Pin_AH12JP1_102‘K1’ButtonK[1]Pin_AF14JP1_104‘K2’ButtonK[2]Pin_AA8JP1_107‘K3’ButtonK[3]Pin_AB8JP1_109‘K4’ButtonK[